This file is generated by AlienTools PDF Generator, unregister version
6
7
This file is generated by AlienTools PDF Generator, unregister version
2.0信号描述NAMEA[31:0]
TYPEO
DESCRIPTION
处理器的地址总线，如果ALE(地址所存使能)为高，在要寻址的前一个周期的Phase2地址有效并保持至寻址周期的Phase1，保持时间由ALE控制。
存储器异常。这是一个输入信号，存储器系统发出此信号告诉处理器请求的访问不被允许。
地址锁存使能，用来控制地址输出锁存，通常地址在周期的Phase2变成下一个周期需要的值，但是对ROM的直接接口来讲，地址需要保持稳定至Phase2结束，所以ALE需要保持低电平至Phase2。此信号对以下的信号有相同的影响，nBW,nRW,LOCK,Nopc和
nTRANS。如果一个系统不需要地址线以这种方式工作，ALE必须拉高，地址锁存是静态的，所以ALE必须保持长时间低电平，以锁存地址。BigEndian配置。为高电平时，处理器认为存储器中数据为BigEndian模式，为低电平时，认为存储器中数据为LittleEndian模式。那些不可以选择Endianism的处理器（ARM2As,ARM3,ARM61）为LittleEndian模式。
协处理器Absent。可以处理ARM7请求的协处理器（通过nCPI））必须立即将CPA置为低电平。如果在nCPI为低电平的周期的Phase1结束时，CPA仍为高电平，ARM7将中止与协处理器握手，启动无定义指令陷阱。如果CPA为低电平，并且继续保持，ARM7将等待，直到CPB为低电平，然后完成协处理器指令。
协处理器忙。可以处理ARM7请求的协处理器（通过Ncpi），但不能立即开始响应，应该通过将CPB置高表明此情况。当协处理器准备好时，置CPB为低电平。当nCPI为低电平时，ARM7在每个周期的Phase1结尾采样CPB。
I
数据输入总线。在读周期（nRW=0），此数据输入线必须保证在传输周期的Phase2结尾之前保持有效。
32位数据配置。当此信号为高时，处理器可以访问32位地址空间（A[31:0]）的数据，当此信号为低时，处理器可以访问26位地址空间（A[25:0]）的数据。在后一种配置中，地址线A[31:26]没有用到。在改变此信号电平之前，要确保处理器在下一个周期不会访问到大于0X3FFFFFF的空间。
数据总线使能。当DBE为低电平时，写数据BUFFER被禁止。当DBE为高电平时，写数据BUFFER在下一个真正的写周期时可以被使能，DBE促进了数据总线共享（DMA或其它）。
ABORTALE
II
BIGENDI
CPAI
CPB
DATA[31:0]
DATA32I
DBEI
8
This file is generated by AlienTools PDF Generator, unregister version
DOUT[31:0]O
数据输出总线，在写周期(whennRW=1)的Phase1数据有效，并保持至传输周期的Phase2结束。
Lock操作。当LOCK为高时，处理器执行一个Locked的MEM访问，MEM控制器必须等到LOCK为低时，才允许其它设备访问MEM。当MCLK为高电平时，LOCK信号改变，并在被锁的MEM访问周期一直保持高电平。只有执行数据交换指令(SWP)时，才被激活。此信号的时序可以通过ALE改变，就像ALE改变地址一样。驱动ABE为低电平，LOCK为高阻态。
MEM时钟输入。此信号定时ARM7所有MEM访问和内部操作。此信号有两个不同的相位。Phase1:MCLK为低，Phase2：MCLK（和Nwait）为高。此信号可以在任何一相被任意延伸，用于访问比较慢的外设或MEM。与此相似,Nwait输入也可以和一个正常运行的MCLK相与取得相同的效果。
字节或者字使能。处理器输出此信号告诉外部MEM系统，当前数据传输为字节长度。在读或者写周期，高电平表示字传输，低点平表示字节传输。此信号在数据传输的前一个周期的Phase2有效，并在本次数据传输周期的整个Phase1有效。此信号的时序像地址线一样可以通过ALE信号来改变。当ABE信号位低时，此信号为高阻态。协处理器指令。当ARM7执行一条协处理指令，此信号将被置为低电平，并等待协处理器响应。ARM7将依据协处理器的CPA和CPB的不同状态，做出相应的反应。
数据输出使能。处理器通过此信号表明写周期正在发生，
DOUT[31:0]被送到外部的MEM系统。如果系统需要双向数据总线，此信号可以使能三态Buffer，DOUT[31:0]通过三态Buffer送至DATA[31:0]
输入使能。在写周期，此信号和nENOUT一起控制数据总线。请参考第五章：MEM接口。
快速中断请求。对处理器来讲，为异步中断请求，当此信号为低电平，并且处理器内部的相应的使能信号有效时，处理器被中断。此信号为电平敏感，并且在处理器做出响应之前应保持低电平。中断请求。像nFIQ，但优先级较低。当使能时，产生异步中断。处理器模式。输出信号为内部状态位的反向，表示处理器的操作模式。
LOCKO
MCLKI
nBWO
nCPIO
nENOUTO
nENINnFIQ
II
nIRQNm[4:0]
IO
9
This file is generated by AlienTools PDF Generator, unregister version
NMREQNOPC
OO
nRESETI
nRWO
nTRANSO
nWAITO
PROG32I
MEM请求。此信号位低电平时，表示下一个周期，处理器请求MEM访问。此信号在Ｐｈａｓｅ１时有效，至访问周期的整个Ｐｈａｓｅ２。
OP代码取。此信号位低时，表示处理器正从MEM中预取指令；为高时，表示数据正在传输（如果总线上有数据），此信号在前一个周期的Ｐｈａｓｅ２有效，至访问周期的整个Ｐｈａｓｅ１。此信号的时序像地址线一样可以通过ALE信号来改变。当ABE信号位低时，此信号位高阻态。复位。此为电平敏感输入信号。从一个已知地址启动处理器。低电平将会导致正在执行的指令被异常中止。ｎＲＥＳＥＴ为高电平至少一个周期之后，处理器将从地址0重新启动。ｎＲＥＳＥＴ必须保持低电平（nWAIT必须为高）至少两个周期。在低电平周期，处理器会执行虚拟的指令预取，地址为复位被激活时的地址增加，如果ｎＲＥＳＥＴ继续保持，地址超过最大限制时，溢出为0。
读/写。高电平表示处理器写周期，地电平表示读周期。此信号应该在前一个周期的Phase2有效，并保持到访问周期的Phase1结束。此信号的时序像地址线一样可以通过ALE信号来改变。当ABE信号位低时，此信号为高阻态。
MEM传输。低电平时表示处理器在用户模式，告诉MEM管理硬件，何时应该打开调用地址，或者非用户模式激活的指示器。此信号的时序像地址线一样可以通过ALE信号来改变。当ABE信号位低时，此信号位高阻态。
等待。当访问较慢外设时，通过驱动nWAIT为低，使ARM7可以进入长达数个MCLK周期的等待状态。在ARM7内部，Nwait和MCLK相与，并只有当MCLK为低时nWAIT状态才改变。如果nWAIT不用，必须上拉。
32位的程序配置。当此信号为高时，处理器可以从32位的地址空间取指，用地址线A[31:0];为低时，处理器从26位的地址空间取指，用地址线A[25:0]。在后一种配置中，指令预取没有用到地址线A[31:26]。在改变PROG32,之前，必须保证处理器在26位模式，并且下一个周期不会写地址空间0到0X1F(包括)。
10
This file is generated by AlienTools PDF Generator, unregister version
ARM7 中文手册
