0 1 H × 0 0 0 H 1 2 H × 0 0 1 H 0 3 H × 0 0 1 H 1 4 H × 0 0 0 H 0 5 H × 0 0 0 H 1 6 H × 0 0 1 H 0 7 H × 0 0 1 H 1 8 H × 0 0 0 H 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1、灭灯输入BI/RBO BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。 2、试灯输入LT 当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。 3、动态灭零输入RBI
当LT＝1，RBI＝0且输入代码DCBA＝0000时，各段输出a～g均为低电平，与BCD码相应的字形熄灭，故称“灭零”。利用LT=1与RBI=0可以实现某一位的“消隐”。此时BI/RBO是输出端，且RBO=0。 h9y9ylllllllllllllll 4、动态灭零输出RBO
BI/RBO作为输出使用时，受控于LT和RBI。当LT＝1且RBI＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT＝1且RBI＝1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。
从功能表还可看出，对输入代码0000，译码条件是：LT和RBI同时等于1，而对其它输入代码则仅要求LT＝1，这时候，译码器各段a～g输出的电平是由输入BCD码决定的，并且满足显示字形的要求。
4.3 七段显示器扫描电路
图4—3 74ls48驱动LED电路图
电子密码锁显示电路的设计是采用四个BCD七段数码管显示译码器电路来实现的，BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以Fa~Fg表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，
当输入8421码DCBA=0100时，应显示 ， 即要求同时点亮b、c、f、g段， 熄灭a、d、e段，故译码器的输出应为Fa~Fg=0110011，这也是一组代码，常称为段码。
图4—4七段显示器电路图
第五章 程序调试、波形仿真、结论分析
5.1 EDA工具简介
EDA工具在EDA技术应用中占据极其重要的位置，EDA的核心是利用计算机完成电子设计全过程自动化，EDA工具大致可以分为以下5个部分：
1、 2、 3、 4、 5、
设计输入编辑器 仿真器 VHDL综合器 适配器 下载器
现在往往把各种EDA工具集成在一起，如MAX+PLUS这款软件现简要介绍一下MAX+PLUS的使用：
使用MAX+PLUS‖进行可编程逻辑器件开发主要包括4个阶段：设计输入、编译处理、验证（包括功能仿真、时序仿真和定时分析）和器件编程，其设计流程图如下：
图5—1 MAX+PLUS‖设计流程
系统产品 器件测试 器件编程 验 证 编译处理 设计输入 设计修改 设计要求 25.2FPGA的器件的配置与下载 5.2.1 配置方式
FPGA器件的配置方式主要分为两大类：主动配置方式和被动方式。主动配置方式由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程；而被动配置方式由外部计算机或控制器控制配置过程。根据数据线的多少又可以将
FPGA器件配置方式分为并行配置和串行配置两类。经过不同组合就得到四种配置方式：主动串行配置（AS）、被动串行（PS）、被动并行同步（PPS）、被动并行异步（PPA）
5.2.2基于差分的下载电缆
在上面所述的下载电缆中，用于短距离的下载不会有什么问题；但是，当我们进行稍微长一点距离的下载时，电路就不能正常运行了。为了解决这一问题，我们提出了基于差分传输的下载电缆，并经过实践得以实现了。
在前面讲述的下载电缆中出现的问题主要是由于线路变长后，驱动能力下降造成电路的非正常运行；我们的着眼点就在于增强电路的传输能力，避免电路驱动能力的下降。差分传输是靠电流方式工作的，其传输能力相当强，将其应用于下载电缆中是一种不错的选择。基于差分传输的下载电缆与前面所述下载电缆的不同在于第三部分——25针到10针的变换电路，其它部分一样。我们只对不同部分进行讲述。
图5—2差分传输的原理图
首先，在发送端将信号变换为差分信号，进行传输；然后，在接受端将差分信号还原为初始信号。
由此我们得到基于差分传输的下载电缆框图。
5—3下载电缆框图
在 MAX+PLUS‖中把程序输入后，经过编译、仿真无误后，就通过JTAP配置MAX器件把文件下载到FPGA器件EPM7128SLC84芯片中。下载接口电路如下
基于FPGA的电子密码锁设计
