0us 脉宽/占空比 1.0us/50%
其中CH1，CH2分别为D和Q，波形参数： 项目 最大值 最小值 峰峰值 频率/周期 CH1（D） 3.80V 0.10V 3.70V 100KHz/10.00us 脉宽/占空比 4.00us/40% CH2（Q） 4.00V 0.10V 3.90V 100KHz/10.00us 4.00us/40% 4.00us/40% 输出相对于输入延迟了1.20us。
当置一信号有效时，输出为一直线，U=4.00V。 当清零信号有效时，输出也是一直线，U=0.00V。 3 用D触发器实现四分频功能。
电路图如图所示：其中clk输入为500KHz脉冲。
74741PRN1D1Q1CLRN1QN1CLK2Q2PRN2QN2D2CLRN2CLKD FLIP-FLOPS74741PRN1D1Q1CLRN1QN1CLK2Q2PRN2QN2D2CLRN2CLKinst1D FLIP-FLOPSOUTPUTOUTPUTfourclkINPUTVCCinsttwo 最大值 CH1 输入 0.10V CH2（四分频后输出） 0.00V 最小值 峰峰值 频率/周期 脉宽/占空比
3.90V 3.80V 500KHz/2.00us 1.00us/50% 4.00V 4.00V 125KHz/8.00us 4.00us/50% 四分频功能有两个D触发器构成，原理为D触发器只有上升沿的时候采样，所以每次脉冲经过一个D触发器周期变成原来的两倍，所以经过连个D触发器后能达到四分频的效果。 四 实验结论
实验提前预习画好电路图，连接电路图的时候是比较快的，只是在测试RS触发器时候不是很理解原理所以无从下手，在老师和同学的解说下还是做好了。学更加深刻体验了D触发器的输出延迟，置一与清零的功能。 实验报告十二 计数器 一、实验原理
计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL和CMOS电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零二-五-十进制异步计数器74LS90。
74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC表示此脚为空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专用置“0”端置“9”端
S9(1)R0(1)S9(1)、
R0(2)S9(2)和为
、
S9(2)。其中
R0(1)、
R0(2)为两个异步清零端，、
两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。
图（1）
图（2）
输 入 R0(1)输 出 S9(1) R0(2) S9(2)? CP ? Q3 Q2 Q1 Q0 1 1 0 ? ? ? 1 1 ? 0 ? 0 0 1 1 计数 计数 计数 计数 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 ? ? ? ? 1 1 ? 0 0 0 ? ↓ ↓ ↓ ↓ 0 ? 0 0 表（1）
0 ? ? 0 二、实验内容
用74LS90实现十进制； 用74LS90实现六进制；
用74LS90实现0-2-4-6-8-1-3-5-7-9循环显示。
实验结果
用74LS90实现十进制, 电路图如下:
真值表如下：
十进制 8421BCD码 0 1 2 3 4 5 6 7 8 9
用74LS90实现六进制, 采用异步置0法，电路图如下：
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
电工电子综合实践报告
