好文档 - 专业文书写作范文服务资料分享网站

数字逻辑期末复习题汇总

天下 分享 时间: 加入收藏 我要投稿 点赞

A.0 B.1 C.Q D.Q

21.对于JK触发器,若J=K,则可完成 C 触发器的逻辑功能。

A.RS B.D C.T D.Tˊ

22.欲使D触发器按Qn+1=Qn工作,应使输入D= D 。

A.0 B.1 C.Q D.Q 23.下列触发器中,没有约束条件的是 BD 。

A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器

24.为实现将JK触发器转换为D触发器,应使 A 。

A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D 25.边沿式D触发器是一种 C 稳态电路。 A.无 B.单 C.双 D.多

26.把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。

A.4 B.5 C.9 D.20

27.下列逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器

28. N个触发器可以构成计数器最大计数长度(进制数)为 D

A.N B.2N C.N2 D.2N

29. N个触发器可以构成能寄存 B 位二进制数码的寄存器。

数字逻辑电路 3卷答案 第 11 页 共 37 页

A.N-1 B.N C.N+1 D.2N 30.同步时序电路和异步时序电路比较,其差异在于后者 B 。

A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 31.一位8421BCD码计数器至少需要 B 个触发器。 A.3 B.4 C.5 D.10 32.欲设计0,1,2,3,4,5,6,7这几个数的计数器,

如果设计合理,采用同步二进制计数器,最少应使用 B 级触发器。

A.2 B.3 C.4 D.8 33.8位移位寄存器,串行输入时经 D 个脉冲后,8位数码全部移入寄存器中。

A.1 B.2 C.4 D.8 34.用二进制异步计数器从0做加法,计到十进制数178,

则最少需要 D 个触发器。

A.2 B.6 C.7 D.8 E.10 二、

判断题(正确打√,错误的打×) 1. 方波的占空比为0.5。(√ ) 2. 8421码1001比0001大。( ×)

3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。( √ ) 4.八进制数(18)8比十进制数(18)10小。( × )

5.当传送十进制数5时,在8421奇校验码的校验位上值应为1。(√) 6.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。( √ )

7.占空比的公式为:q = t w / T,则周期T越大占空比q越小。( √ )

数字逻辑电路 3卷答案 第 12 页 共 37 页

8.十进制数(9)10比十六进制数(9)16小。( × ) 9. 逻辑变量的取值,1比0大。( × )。

10. 异或函数与同或函数在逻辑上互为反函数。( √ )。

11.若两个函数具有相同的真值表,则两个逻辑函数必然相等。( √ )。 12.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。( √ )

13.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等。(×)

14.逻辑函数两次求反则还原,逻辑函数的对偶式再作对偶变换也还原为它本身。( √ )

15.逻辑函数Y=AB+AB+BC+BC已是最简与或表达式。( × )

10.对逻辑函数Y=AB+AB+BC+BC利用代入规则,令A=BC代入,得Y= BCB+BCB+BC+BC=BC+BC成立。( × ) 16. 当TTL与非门的输入端悬空时相当于输入为逻辑1。( √ ) 17.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。(V)

18.三态门的三种状态分别为:高电平、低电平、不高不低的电压。( × ) 19.一般TTL门电路的输出端可以直接相连,实现线与。( × ) 20.TTL OC门(集电极开路门)的输出端可以直接相连,实现线与。( √ ) 21.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。( × )

22.数据选择器和数据分配器的功能正好相反,互为逆过程。( √ ) 23.用数据选择器可实现时序逻辑电路。(×)

24.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。( × )

25.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。( √ )

26.同步触发器存在空翻现象,而边沿触发器和主从触发

数字逻辑电路 3卷答案 第 13 页 共 37 页

器克服了空翻。(√ )

27.若要实现一个可暂停的一位二进制计数器,控制信号A=0计数,A=1保持,可选用T触发器,且令T=A。(× ) 28.同步时序电路由组合电路和存储器两部分组成。( √ ) 27.组合电路不含有记忆功能的器件。( √ ) 28.时序电路不含有记忆功能的器件。( × ) 29.同步时序电路具有统一的时钟CP控制。( √ ) 30.异步时序电路的各级触发器类型不同。( × ) 31.计数器的模是指构成计数器的触发器的个数。(× ) 32.计数器的模是指对输入的计数脉冲的个数。( √ ) 三、

填空题

1. 数字信号的特点是在 时间 上和 幅度 上都是断续变化的,其高电平和低电平常用 1 和 0 来表示。

8. 逻辑代数又称为 布尔 代数。最基本的逻辑关系有 与 、 或、 非 三种。常用的几种导出的逻辑运算为 与非 、 与或 、 与或非 、 异或 、 同或 。

9. 逻辑函数的常用表示方法有 真值表 、 表达式 、 逻辑图 、卡诺图。

10. 逻辑代数中与普通代数相似的定律有 交换律 、 结合律 、 分配律 。摩根定律又称为 反演律 。

11. 逻辑代数的三个重要规则是 代入规则 、 反演规则 、 对偶规则 。

12.逻辑函数F=A+B+CD的反函数F= AB(C+D) 。

13.逻辑函数F=A(B+C)·1的对偶函数是 A+BC+0 。 14.已知函数的对偶式为AB+CD?BC,则它的原函数为 。 15. 集电极开路门的英文缩写为 OC 门,工作时必须外加 电源 和 电阻。

数字逻辑电路 3卷答案 第 14 页 共 37 页

16.OC门称为 集电极开路 门,多个OC门输出端并联到一起可实现 线与功能。 17.触发器有 2 个稳态,存储8位二进制信息要 3 个触发器。 18.一个基本RS触发器在正常工作时,它的约束条件是

R+S=1,则它不允许输入S= 0 且R= 0 的信号。

19.触发器有两个互补的输出端Q、Q,定义触发器的1

状态为 Q=1 Q=0 ,0状态为 Q=0

Q=1 ,可见触发器的状态指的是 Q 端的状

态。

20.一个基本RS触发器在正常工作时,不允许输入R=S=1

的信号,因此它的约束条件是 RS=0 。 21.在一个CP脉冲作用下,引起触发器两次或多次翻转

的现象称为触发器的 空翻 ,触发方式为 主从 式或 边沿 式的触发器不会出现这种现象。

22.半导体数码显示器的内部接法有两种形式:共阴极

接法和共 阳极 接法。

23.对于共阳接法的发光二极管数码显示器,应采用 低 电平驱动的七段显示译码器。

24.数字电路按照是否有记忆功能通常可分为两类: 组合逻辑电路 、 时序逻辑电路(有记忆动能) 。

25.由四位移位寄存器构成的顺序脉冲发生器可产生 4 个顺序脉冲。

26.时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。

数字逻辑电路 3卷答案 第 15 页 共 37 页

数字逻辑期末复习题汇总

A.0B.1C.QD.Q21.对于JK触发器,若J=K,则可完成C触发器的逻辑功能。A.RSB.DC.TD.Tˊ22.欲使D触发器按Qn+1=Qn工作,应使输入D=D。A.0B.1C.Q
推荐度:
点击下载文档文档为doc格式
6pslf78e0n79c964hjsm5kaxd91bpl00kt2
领取福利

微信扫码领取福利

微信扫码分享