定时同步中减小定时抖动的方法的研究与实现

定时同步中减小定时抖动的方法的研究与实现

Research and Implementation of the Method for Reducing Timing Jitter in Timing Synchronization

【摘 要】摘 要： 在Gardner定时同步方法中，当达到同步时,小数插值间隔uspan应该是一个固定值；但由于高斯噪声的影响，uspan会产生定时抖动，这会延长同步建立时间，进而提高误码率。基于此，提出了一种简单可实现的减小定时抖动的方法。具体是在定时同步检测前后分别增加预滤波器模块和系数值为1的环路系数模块。使用Simulink软件搭建仿真模型并对上述改进进行仿真验证，仿真结果表明，该方法能够减小定时抖动，降低误码率。 【期刊名称】自动化仪表 【年(卷),期】2015(000)007 【总页数】3

【关键词】 Gardner 高斯噪声 定时抖动 误码率 预滤波器 环路系数

0 引言

Gardner定时同步环路由内插滤波器、误差检测器、环路滤波器和数控振荡器四部分组成[1-2]，其中，环路滤波器能够滤除误差信号中的高频成分和噪声，减小定时抖动[3]。仅靠环路滤波器来减小定时抖动，则环路噪声带宽会减小，这会大大增加同步建立时间，并且会提高误码率[4]。

如何在不影响环路滤波器等效噪声带宽的情况下减小定时抖动，是本文研究的重点。定时环路输入信号中叠加的高斯噪声会引起定时抖动，为降低定时抖动，则应降低高斯噪声影响。基于此，做出了两个考虑：其一，在不改变环路其他参数的同时，在环路滤波器后增加环路系数模块，从而降低噪声系数；其二，