数字电子技术基础
1. 独立完成，作答时要按照模版信息填写完整，写明题型、题号； ．．．．2. 作答方式：手写作答，使用学院统一模版（模版详见附件）； 3. 提交方式：将作业以图片形式打包压缩上传； 4. 上传文件命名为“中心-学号-姓名-科目.rar” 5. 文件容量大小：不得超过10MB。
请在以下三组题目中任选一组作答，满分100分。 第一组： 计算题
一、（本题30分）
逻辑电路如图所示，试答：1、写出逻辑式并化简为最简与或表达式；2、画出化简后的逻辑电路图。
AB≥1&C≥1&D&1F
二、（本题10分）
某逻辑符号如图1所示，其输入波形如图2所示，(1)画出输出F的波形；(2) 列出其状态表并写出逻辑式。
AOABC&FBtO图1CtOFtO图2t
三、（本题20分）
已知全加器的状态表如下，试答：1、分析说明能否用全加器构成一个3位表决器（少数服从多数）；2、其功能是当输入量的多数为“1”时，输出为“1”，否则为“0”。对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决结果）？
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Ci-1 Si 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1 四、（本题40分） 逻辑电路图及A，B，K 和C脉冲的波形如图所示，试回答以下问题：1、前、后级分别是什么逻辑电路？2、写出J端的逻辑式；3、设Q的初始状态为“0”，什么时刻(从t1~t5中选择)Q开始出现“1”态（高电平）；4、对应画出J 和Q的波形。
第二组： 计算题
一、（本题20分）
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能；2、写出改用与非门实现该逻辑电
AA1& 1B 1?&11??F1? 1&F2B(a)1?(b)路的表达式。 二、（本题20分）
已知逻辑电路如图（a）所示，触发器初始状态为0，其输入信号见图（b）， （1）写出输出Q端的逻辑表达试； （2）试写出输出Q端波形的特征。
ACP&≥1JKAQQBC(b)BC1&CP(a)
三、（本题35分）
试用与非门设计一个组合逻辑电路，设有三个工作台A、B、C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。如不满足上述要求，则发出警报信号（A、B、C工作台工作及输出报警F均用1表示）。 （1）列出真值表
（2）写出输出报警F的逻辑表达式并化简为最简与或表达式； （3）画出逻辑电路图。 四、（本题25分）
在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。 （1）列出逻辑表； （2）说明电路功能。
&Q2JRDK?Q1JSDK??Q0JRDK??CP
第三组： 计算题
一、（本题20分）
逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。
AB&C1&1D&F
二、（本题25分）
试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。 试：（1）写出表决电路的真值表；
（2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。 三 、（本题30分）
已知逻辑电路图及C脉冲波形，试：（1）写出各触发器的驱动方程；（2）列出逻辑状态表；（3）画出输出Q0，Q1的波形（设Q0，Q1的初始状态均为“0”）。
Q1Q0Q1Q1CKJQ0CQ0CJKQ0Q1
四、（本题25分）
由555集成定时器组成的电路如图1 所示。已知电容C＝100?F，输入uI和输出uO的波形如图2 所示。试(1) 说明由555 集成定时器和R、C组成的是何种触发器（单稳态、双稳态、无稳态），(2) 对应输入uI和输出uO的波形画出电容C 的电压波形图，（3）求电阻
R 的值。
天津《数字电子技术基础》大作业
