川大电工电子综合实践报告材料

由天下分享时间：2024/11/27 20:17:38 加入收藏我要投稿点赞

标准文档 1 0 0 0 0 0 0 0 0 0 × 1 × × × × × × × 0 × 1 × × × × × × 0 1 × 1 × × × × × 0 1 1 × 1 × × × × 0 1 1 1 × 1 × × × 0 1 1 1 1 × 1 × × 0 1 1 1 1 1 × 1 × 0 1 1 1 1 1 1 × 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 （2）测试译码器74LS47控制管脚LT、RBI和BI/RBO的功能表6 译码器74LS47控制管脚LT、RBI和BI/RBO的功能测试结果功能及数字灭灯试灯灭零 0 1 2 3 4 5 6 7 8 9 输入输出 a b c d e f g BI/RBO 0 1 1 1 1 1 1 1 1 1 1 1 1 L L H LT × 0 1 1 1 1 1 1 1 1 1 1 1 × H L RBI D C B A × × 0 1 × × × × × × × × × × L × × × × × × × × × 0 0 0 0 0 0 0 0 0 0 0 0 1 1 × 0 0 0 0 1 1 1 1 0 0 × 0 0 1 1 0 0 1 1 0 0 × 0 1 0 1 0 1 0 1 0 1 × 显示字形数码灭灯 8 灭零 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 0 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 熄灭灭零测试 BI/RBO

RBI LT L L L L × × × × 1 1 1 1 1 1 1 0 0 0 0 0 0 0 实验报告十数据选择器

一、实验原理

数据选择器（multiplexer ）又称为多路开关，事一种重要的组合逻辑部件，它可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多逻辑功能，例如函数发生器、桶形移位器、并串转化器、波形产生器等。双四选一数据选择器

常见的双四选一数据选择器为TTL双极型数字集成逻辑电路74LS153，它有两个

实用大全

标准文档

四选一，外形为双列直插，示，逻辑符号如图3.1。其中D0,D1,D2,D3为数据输入端，Q为数据输出端，A0,A1为数据选择器的控制端（地址码），同时控制两个选择器的数据输出，S为工作状态控制端（使能端），74LS153的功能参见表4.1

16791011121314211586543图3.1

1Q?A1A01D0?A1A01D0?A1A01D0?A1A01D02Q?A1A02D0?A1A02D0?A1A02D0?A1A02D0

输入输出 S A1 A0 74LS153D

VCC1YU11C01C11C21C32C02C12C22C32Y~1G~2GGNDAB1Q 2Q 1 X X 0 0 0 0 0 1D0 2D0 0 0 1 1D1 2D1 0 1 0 1D2 2D2 0 1 1 1D3 2D3 用四选一数据选择器74LS153实现全加器由题目要求可知，要实现的加法器是以二进制作运算的，其真值表如图4.1所示：其中A，B表示参加加法运算的项，C为来自低位的进位，则S为所加数的和，Co为向高位的进位，则ABC的逻辑关系进行转化可得出以下的逻辑关系表4.1：全加器真值表 C/S A 0 0 0 1 1 1 1 B 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Co 0 0 0 1 0 1 1 1

B A 0 1 C/C0 0 0 0 1 C/1 C/1 C/1 C/1

实用大全

标准文档 B A 0 1 0 1 0/1 C/1 C/1 1/1 表4.1 所以：对应于四选一数据选择器，用全加器的输入端A,B代替数据选择器的控制端，用来自低位的进位C的不同状态来代替数据选择器的输入端，则输出1Q，2Q就是所得的结果：S和Co。且输入与输出的关系式为：

S?ABC?ABC?ABC?ABCCO?AB?0?ABC?ABC?AB?0

用四选一数据选择器实现全加全减电路。

按照题目要求，实现全加全减为一体的电路只需要用一个输入量M加以区分即可，当M=1时电路为全减器，当M=0时电路为全加器。此时逻辑电路的真值表可表示为：

全加全减器真值表

M A B C S C M A B C S Co 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 表5.1

由上表观察可知，对应于四选一数据选择器，用输入端A,M代替数据选择器的控制端，用来自低位的进位C和B用门电路实现的不同状态来代替数据选择器的输入端，则输出1Q，2Q就是所得的结果：S和Co。且输入与输出的关系式及这些变量之间的逻辑关系表为：

实用大全

标准文档 M 0 0 1 1 且： SA 0 1 0 1 S Co B·C B+C B+C B·C 表6.1 B?C B⊙C B?C B⊙C ?MA?B?C?MA?B?C?MA?B?C?MA?B?C

C0?MA?BC?MA??B?C??MA??B?C??MA?BC74LS86电路与74LS00。

74LS86电路与74LS00的电路外形结构极为相似，但实现的逻辑功能是双变量的异或，而74LS00实现的双变量的与非。

二、实验容

设计实现全加器，要求只能使用74LS153 74LS00门电路。

按实验原理中的容依次在74LS153输入端接入相应的A，Ｂ，Ｃ信号即可。且三者之间的逻辑关系可以用74LS00来实现，连接电路的模拟图如下：

设计实现全加全减的组合逻辑电路，要求当M=1时电路为全减器，当M=0时电路为全加器，电路由74LS153，74LS00，74LS86组合。

按照实验容一的步骤及实验原理３，电路的连接如下图所示：

实用大全

标准文档