A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 Y?AB?C?D
【题3-6】 请查阅74HC04手册，确定该器件在4.5 V电源时的高电平与低电平噪声容限。
解：查手册74HC04，VCC=4.5V时： VIHmin=3.15V，VILmax=1.35V
20μA负载电流时：VOHmin=4.4V，VOLmax=0.1V VNL= VILmax－VOLmax=1.35V－0.1V=1.25V VNH= VOHmin－VIHmin==4.4V－3.15V=1.25V
4mA负载电流时：VOHmin=4.18V，VOLmax=0.26V VNL= VILmax－VOLmax=1.35V－0.26V=1.09V VNH= VOHmin－VIHmin==4.18V－3.15V=1.03V
【题3-7】 某门电路的输出电流值为负数，请确定该电流是拉电流还是灌电流。 解：流出芯片的电流为负数，因此为拉电流。
【题3-8】 请查阅74HC04手册，确定该器件在拉电流4 mA负载时，可否保持VOHmin>
4V（VCC=4.5V）。
解：可以保持VOH>4V，因为VOHmin=4.18V
【题3-9】 请查阅74HC04手册，确定该器件在灌电流4 mA负载时，可否保持VOLmax< 0.4V（VCC=4.5V）。
解：可以保持VOL<0.4V，因为VOLmax=0.26V。
【题3-10】 请查阅74HC04手册，确定该器件在驱动74HC00时的高电平与低电平扇出系数。
解：若输出高电平为VCC-0.1V时，高电平扇出系数NH=IOHmax/IIH=0.02mA/1μA=20 若扇出低电平为0.1V时，低电平扇出系数NL=IOLmax/IIL=0.02mA/1μA =20 【题3-11】 查阅商业温度范围的74HC00芯片手册，回答如下问题： （1）电源电压范围；
（2）输出高电平电压范围； （3）输出低电平电压范围； （4）输入高电平电压范围 （5）输入低电平电压范围； （6）该芯片的静态电源电流； （7）典型传播延迟时间； （8）扇出系数。 解：（1）电源电压范围2~6V
（2）输出高电平范围：当IOH≤20μA时：（Vcc－0.1V）~Vcc 当Vcc=3V、|IOH|≤2.4mA时：2.34V~3V
当Vcc=4.5V、|IOH|≤4mA时：3.84V~4.5V 当Vcc=6V、|IOH|≤5.2mA时：5.34V~6V
（3）输出低电平范围：当IOL≤20μA时：GND+0.1V
当Vcc=3V、|IOL|≤2.4mA时：0V~0.33V
当Vcc=4.5V、|IOL|≤4mA时：0V~0.33V 当Vcc=6V、|IOL|≤5.2mA时：0V~0.33V
（4）输入高电平电压范围 当Vcc=2V时，1.5V~2V 当Vcc=3V时，2.1V~3V 当Vcc=4.5V时，3.15V~4.5V 当Vcc=6V时，4.2V~6V （5）输入低电平电压范围； 当Vcc=2V时，0V~0.5V 当Vcc=3V时，0V~0.9V 当Vcc=4.5V时，0V~1.35V 当Vcc=6V时，0V~1.8V
（6）该芯片的静态电源电流；6V时：2μA/每封装
（7）典型传播延迟时间；
Vcc=2V时，tPHL= tPLH=75ns； Vcc=3V时，tPHL= tPLH=30ns； Vcc=4.5V时，tPHL= tPLH=15ns； Vcc=2V时，tPHL= tPLH=13ns； （8）扇出系数。
如果保证输出电流小于20μA时输出高低电平，则由于输入漏电流为±1μA，因此有扇出系数为20。
【题3-12】 请叙述CMOS数字电路输入端不能悬空的原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
【题3-13】 去耦电容的安装位置与芯片电源引脚之间的距离有何关系？
解：去耦电容的作用是消除芯片动作对电源电流的影响，或是消除电源电压波动对芯片的影响，因此越接近芯片的电源引脚越好。
【题3-14】 门电路有哪两个重要时间参数？各有何意义？
解：一个是输出瞬变时间，门电路的输出从一个状态向另外一个状态转换需要的过渡时间。
另外一个是传输延迟时间，是输入信号变化到输出信号变化之间需要的时间。
【题3-15】 某CMOS开漏输出门驱动发光二极管，若电源电压为5V，发光二极管电流为5mA，发光管压降为1.8V，试计算上拉电阻值。
解：忽略开漏输出门的管压降，上拉电阻R≈（5-1.8）/5=0.64kΩ
【题3-16】 试判断图题3-16中哪个三极管是导通或是截止的。
图题3-16
解：（a）导通；（b）截止；（c）导通；（d）截止
【题3-17】 请查阅74LS00手册，确定该门的高电平与低电平噪声容限。 解：查手册74LS00，VCC=5V时： VIHmin=2V，VILmax=0.8V
-400μA拉电流时：VOHmin=2.7V；8mA灌电流时，VOLmax=0.5V 低电平噪声容限：VNL= VILmax－VOLmax=0.8V－0.5V=0.3V 高电平噪声容限：VNH= VOHmin－VIHmin==2.7V－2V=0.7V
【题3-18】 请回答TTL电路的灌电流能力强还是拉电流能力强？
解：灌电流能力为8mA，拉电流能力为0.4mA，因此灌电流能力强。
【题3-19】 试计算74LS系列门驱动74LS系列门时的扇出系数。 解：查手册可知，IIH=20μA；IIL=－0.4mA 因此有NH=IOHmax/IIHmax=400/20=20 NL=IOLmax/IILmax=8/0.4=20
【题3-20】 当74LS系列门电路采用拉电流方式驱动流过5mA电流的发光二极管时，出现什么情况？若是采用74HC系列电路驱动，有什么不同吗？
解：74LS下列电路的拉电流能力只有0.4mA，因此驱动发光二极管时，二极管亮度很小；而采用74HC系列电路时，有足够的驱动能力使发光二极管发光。
【题3-21】 连接5V电压的上拉电阻要保持15个74LS00输入为高电平，上拉电阻的最大阻值是多少？若按照计算的最大阻值，高电平噪声容限为多少？
解：若使上拉高电平与74LS输出高电平VOHmin相同，则有
Rmax=（Vcc－VOHmin）/（15×IIHmax）=（5－2.7）/（15×20μA）=7.66kΩ 选为7.5kΩ。
对于所选7.5kΩ电阻，有上拉高电平=5－（7.5kΩ×（15×20μA））=2.75V，因此有噪声容限为0.75V。
【题3-22】 有源输出（图腾柱）与集电极开路（OC）输出之间有什么区别？
解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；
有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
【题3-23】 查阅商业温度范围的74LS00芯片手册，回答如下问题： （1）电源电压范围；
（2）输出高电平电压范围； （3）输出低电平电压范围； （4）输入高电平电压范围； （5）输入低电平电压范围； （6）该芯片的电源电流； （7）典型传播延迟时间； （8）扇出系数。
解：（1）电源电压范围4.75~5.25V
（2）输出高电平范围：当|IOH|≤0.4mA时：2.7V~5V
（3）输出低电平范围：当IOL≤8mA时：0~0.5V （4）输入高电平电压范围：2V~5V （5）输入低电平电压范围；0~0.8V （6）该芯片的静态电源电流；
5.5V时：ICCH=1.6mA/每封装
5.5V时：ICCL=4.4mA/每封装
（7）典型传播延迟时间； tPHL =10ns； tPLH=9ns；
（8）扇出系数。
高电平输入电流IIH=20μA，输出IOH为400μA，因此高电平扇出系数为20。 低电平输入电流IIL=0.4mA，输出IOL为8mA，因此低电平输出心事为20。
【题3-24】 试确定图题3-24所示74LS门电路的输出状态（设电源VCC为5 V）。
图题3-24
解：
Y1=高电平；Y2=开路；Y3=高电平；Y4=高阻；Y5=高电平；Y6=高电平 Y7=高电平；Y8=高阻；Y9=高电平；Y10=高电平
【题3-25】 试确定图题3-25所示74HC门电路的输出状态（设电源VCC为5 V）。
图题3-25
解：Y1=高电平；Y2=低电平；Y3=低电平
数字电子技术基础课后答案
