用FPGA实现数字下变频
杨力生，谭晓衡，杨士中
(重庆大学 通信工程学院，重庆 400044)
摘 要：在接收信号的数字化、软化的实现中，数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构，然后详细分析了数字下变频的工作原理，描述了在实现数字下变频时，设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后，用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统，用测试电路实测了数字下变频的性能。
关键词：数字下变频器；FPGA；CIC数字滤波器；多相滤波器
Realize Digital Downconversion by FPGA YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong
(Communication Engineering School, Chongqing University, Chongqing400044, China)
Abstract: Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal. First, the architecture of the digital downconvertor (DDC) is introduced.Then the operational principle of DDC is analysed.At the same time, the efficient structure of digital filter is described in which DDC is adopted.Finally, the performance simulation results of the DDC is given by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp.
Keywords: Digital downcovertor; FPGA;CIC digital filter;Polyphase filter
一、序言
在数字接收机中，数字下变频器（DDC）一般执行信道的访问功能。DDC接收经过高速采样的中频信号，将所需的频带下变为基带。现代基站收发器为了支持多载波环境或实现下变频，以便将很多窄带信道组合成一个宽带的数字信号，常常需要大量的DDC。DDC通常位于信号处理链的前端，靠近A/D,一般要求DDC支持100 MSPS以上的采样率。
数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的系统框图如图1所示。
二、数字下变频原理
1 正交变换的原理 从频谱上看，数字下变频将输入信号从中频变换到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行低通滤波衰减不需要的频率分量.
图2中，PI(f)表示输入中频信号的频谱，PL(f)表示本地载波的频谱，PNF(f)表示输入乘积下变换的、CIC滤波前的频谱，PF(F)表示输入乘积下变换的、CIC滤波后的频谱。
相乘处理程序可表示为
式中x(n)是实输入的信号序列; ω=2πf;
ωI是由数字振荡器产生的正交频率。 下面说明公式(1)的物理含义： 令
同理，有
波器和“窗”函数滤波器的滤波,最后得到的基带信
2CIC滤波器的原理
由于理想低通滤波器无法实现，数字下变频中的低通滤波器是用级联积分梳状滤波器（CIC）来实现。CIC滤波器可以实现很高的抽取率。图3是一个CIC抽取滤波器的基本结构图。
从图中可知，CIC滤波器的积分器部分由N级理想的数字积分器组成，全部数字积分器都工作在采样频率fs下。每级积分器都是一个反馈系数为1的单极点滤波器，此积分器的传递函数为
CIC滤波器的梳状部分工作在一个较低的频率fs/R，R是积分器速率变换因子。梳状部分由N级梳状滤波器组成，以低采样率fs/R为参考，每级微分延迟M个样本。这个延迟值是控制滤波器频率响应的设计参数。实现时，延迟值M限制为M=1或2。以高速采样速率fs为参照，单级流状滤波器的系统传递函数如下：
在积分器和流状滤波器之间是一个数据速率转换器。转换器将最后一级积分器的输出数据速率从fs降到fs/R(将多余的样本丢弃）。
整个CIC 滤波器的传递函数是所有的积分器滤波器和梳状滤波器共同作用的结果。以高速数据采样率fs为参照，由式（4）和式（5）可以推出CIC滤波器的传递函数为
代入式（6）就得到CIC滤波器的频率响应:
如果降频因子R比较大，功率谱响应在一个有限的频率范围内可以近似为
这个近似可以用在许多实际应用中。图4是在N=5、M=l、R=4时CIC滤波器的频率响应。
式（9）表明在f=1/M的整数倍处传输函数有零点。因此，差分延迟参数M可被用来控制滤波器零点的位置。图4表明4级CIC滤波器的频率响应，其中差分延迟M＝1，采样速率转换因子R＝4。当用作抽取器时，区间
内
的频率分量将混叠进滤波器的通带内，fc是规定的CIC截止频率。因此，必须确保CIC的带外电平不会影响需要的频带。 3. “窗函数”滤波器的多相滤波实现 由于CIC滤波器的带内衰落太快，为了保证带宽，需要对CIC的频率特性进行补偿。补偿滤波器是一个抽取滤波器。一般的内插运算对运算速度的要求相当高，主要表现为在抽取模型中，低通滤波器h(n)位于抽取算子（↓M）之前，也就是说低通滤波是在采样率降低之前实现的，其抗混叠数字滤波是在高采样率下进行的，这无疑大大提高了对运算速度的要求，对实时处理极其不利。所以，在需要实时处理的情况下，就要采取一些措施以降低运算量。常用的解决方法是采用多相滤波器结构。
设补偿数字滤波器的传递函数为
用fpga实现数字下变频
