1/100秒计时控制器
1. 系统说明
图1是1/100秒计时控制器的方框图。
7段LED显示器 分 秒 1/100秒 VCC 启动/停止 按钮
VCC 复位 按钮
7 RST_KEY SEG6 COM 1/100s计时控制器 CLK START_STOP_KEY RST
图1 1/100秒计时控制器方框图
⑴ 功能要求
? 计时精度为1/100s，最长计时时间为1h。 ? 直接驱动共阴极7段数码显示时间。
? 能够支持计时器启动/停止和复位操作。在任何情况下，按一下复位键，计时器就清零并作好计时准备；然后按一下启动/停止键，计时器就开始计时；再按一下启动/停止键，计时器停止计时。 ⑵ 端口定义
? RST：系统复位信号，高电平有效。 ? CLK：1KHz的系统时钟。
? RST_KEY：复位按键产生的复位信号，每按一次按键就产生一个正脉冲。
? START_STOP_KEY：启动/停止按键产生的启动/停止信号，每按一次按键就产生一个正脉冲。
? SEG：LED显示器的7段（abcdefg）显示驱动信号，高电平有效。 ? COM：7段数码管的公共端控制信号。 2. 系统的总体方案、系统划分和算法设计
图2是1/100秒计时控制器的总体结构框图，系统主要由时钟产生模块
（CLK_GEN）、控制模块（CONTROLLER）、按键同步消抖动模块（KEY_IN）、计时模块（TIMER）和显示模块（DISPLAY）构成。
CLK 计时模块(DISPLAY) SEC1_100 SEC1_10 SEC SEC10 MIN MIN10 RST 到各模块 SEG CNT_EN KEY_CLK CLK 时钟产生模块 （CLK_GEN） CNT_CLK 控制模块 （CONTROLLER） 7 6 COM 显示模块(DISPLAY) 按键同步 消抖动模块 START_STOP_KEY （KEY_IN） RST_KEY RST_C SST_C
图2 1/100秒计时控制器的总体结构框图
⑴ 时钟产生模块（CLK_GEN）
时钟产生模块的作用是对输入的1kHz时钟信号CLK进行分频，输出一个25Hz的时钟KEY_CLK和一个100Hz的时钟CNT_CLK。时钟产生信号的结构图如图3
所示。
RST CNT_CLK M=10 COUNTER RESET Q 1 EN C CLK CLK M=4 COUNTER RESET Q EN C KEY_CLK CLK
图3 时钟产生信号的结构图
时钟产生模块由两个同步加法计数器模块（COUNTER）构成，1kHz的时钟信号CLK先经10分频后得到100Hz的CNT_CLK，再经4分频后得到25Hz的计数脉冲KEY_CLK。
同步计数器模块（COUNTER）的端口的定义是，RESET为异步清零端，高电平有效；EN为计数使能端，高电平有效；CLK为计数时钟；C为进位输出端；Q为计数输出端。
⑵ 按键同步消抖动模块（KEY_IN）
由按键产生的脉冲信号RST_KEY和START_STOP_KEY，在产生的时刻和
持续时间的长短上都是随机的，而且存在电平抖动现象（一般认为按键抖动的时间不会超过20ms）。按键同步消抖动模块由两个完全相同的按键同步消抖动电路组成，他们的作用就是保证每按一次复位或启动/停止键，RST_C或SST_C只产生一个宽度等于系统时钟周期（1ms）并与系统时钟同步的正脉冲。按键同步消抖动电路的框图如图4所示，状态表如表1所示。
按键同步 KEY_IN KEY_OUT 消抖动电路 （KEY_IN） KEY_CLK表1 按键同步消抖动电路状态表
现态 S0 S1 S2 KEY_IN/次态 0/S0 1/S1 0/S3 1/S2 0/S3 1/S2 S3 1/S0 1/S2 0 0 KEY_CLK KEY_OUT 0
图4 按键同步消抖动电路框图 ⑶ 计时模块（TIMER）
计时模块由6个同步加法计数器模块（COUNTER）构成，如图5所示。SEC1_100、SEC1_10、SEC1、SEC10、MIN、MIN10分别是1/100秒、1/10秒、1秒、10秒、1分、10分的计时值。
SEC1_104 M=10 COUNTER CNT_EN CLK Q EN C RESET CLK RST ≥1 RST_C M=10 COUNTER CLK Q EN C RESET SEC1_10 4 M=10 COUNTER CLK Q EN C RESET SEC 4 M=6 COUNTER CLK Q EN C RESET SEC10 4 M=10 COUNTER CLK Q EN C RESET MIN 4 M=6 COUNTER CLK Q EN C RESET MIN10 4 · · · · · · · · · · 图5 计时模块结构图
⑷ 显示模块（DISPLAY）
采用动态方式显示时间，图6是显示模块的结构图，表2中是COM、TIME与SEL的关系，表3是共阴极7段LED译码表。
SEC1_100 SEC1_10 SEC SEC10 MIN MIN10 M=6 COUNTER RST 1 CLK CLK RESET Q EN C SEL LED公共端 译码模块 6COM
数据选择 模块 4 TIME 7段LED 译码模块 7SEG
图6 显示模块结构框图 表2 COM、TIME与SEL的关系
SEL 0 1 2 TIME SEC1_100 SEC1_10 SEC COM 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 SEL 3 4 5 TIME SEC10 MIN MIN10 COM 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 表3 7段LED译码器的译码表
TIME 0 1 2 3 4 SEG a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 TIME 5 6 7 8 9 SEG a b c d e f g 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 ⑸ 控制模块（CONTROLLER）
秒计时控制器vhdl
