第一章 摘要
在当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方式更加方便、完善，带来了很多的益处。
在此次EDA课程，我的设计课题是闹钟，使用MAX+plusⅡ系统进行电路设计及通过下载于硬件连接完成闹钟的显示。报告书主要由设计方案、模块介绍、仿真波形图和管脚锁定及硬件连线四部分组成。设计方案主要介绍了我对于设计课题的大致设计思路，之后各个部分将会详细介绍设计组成及程序。
第二章 设计说明
一、设计要求
1、设计简易的一分钟闹钟；
2、可手动输入定时时间（0~59s），如30s；
3、两个静态数码管上跟踪显示时间的变化：如30，29，28……到了指定时间蜂鸣器发出5s的提示音；
4、采用2个静态数码管显示时间； 5、用蜂鸣器发出提示音； 6、8位数字开关设置定时时间。
二、设计思路
根据上述的设计要求，整个系统大致包括如下几个组成部分：它包括以下几个组成部分：1） 显示屏，由2个静态数码管组成，用于显示当前设置的闹钟时间并进行跟踪显示； 2) 8个数字开关，用于输入闹钟时间；
3) 复位键，确定新的闹钟时间设置，或显示已设置的闹钟时间； 4) 蜂鸣器，在当数码管由设置时间结束到零时，发出5s蜂鸣声； 5） 倒计时，由2片74168构成减法计数器。
三、模块介绍
1．74168功能介绍
74168是十进制加减计数器，U/ND为加/减计数控制端，其为高电平时74168工作在加法计数器状态，当为低电平时74168工作在减法计数状态；ENPN、ENTN为计数控制端（低电平有效）；LDN为同步并行置入控制端，当LDN为低电平时，在CLK上升沿作用下，输出端与数据输入端一致；TCN进位输出端（低电平有效）。 2.倒计时模块
倒计时部分由2片74168组成，分别为倒计时的低位与高位。通过将低位的借位输出端与高位的使能端相连，当低位输出借位信号（即低电平）时，高位74168芯片开始工作，实现减法计数器功能。倒计时的输出由静态数码管跟踪显示。同时将低位与高位74168的输出通过3个或非门的连接（见倒计时原理图），将输出信号经过处理后送入低位74168芯片的使能
端。当输出减为00时，输出信号经过处理后送入低位74168芯片的使能端使芯片封锁，使数码管保持00状态。 3.蜂鸣器模块
此模块由74160、D触发器及蜂鸣器组成。其中将74160接成同步五进制计数器，用于设定蜂鸣器的鸣响时间。而倒计时部分的74168高位芯片的借位信号当做是D触发器的触发信号，然后将它的输出信号与经过处理之后当做蜂鸣器的控制信号。D触发器触发时，74160开始计数，同时蜂鸣器开始鸣响。当74160计数到5时74160被置0，同时输出的低电平与D触发器的输出信号通过与门进行与运算后向蜂鸣器输入低电平，使蜂鸣器停止鸣响以达到对蜂鸣器鸣响时间的控制。
第三章 原理图
一、1分钟闹钟整体原理图
1分钟闹钟整体原理图
二、74168原理图
74168结构图
三、倒计时钟原理图
倒计时工作原理图
四、蜂鸣器模块
蜂鸣器模块原理图
波形仿真图
图1 设定为30s后蜂鸣
图2 设定为59s后蜂鸣
EDA课程设计 数字时钟
