2015 年全国大学生电子设计竞赛
全国一等奖作品
设计报告 部分错误未修正，软件
部分未添加
竞赛选题：数字频率计（F 题）
摘 要
本设计选用 FPGA 作为数据处理与系统控制的核心，制作了一款超高精度 的数字频率计，其优点在于采用了自动增益控制电路（AGC）和等精度测量法， 全部电路使用 PCB 制版，进一步减小误差。
AGC 电路可将不同频率、不同幅度的待测信号，放大至基本相同的幅度， 且高于后级滞回比较器的窗口电压，有效解决了待测信号输入电压变化大、频率 范围广的问题。频率等参数的测量采用闸门时间为 1s 的等精度测量法。闸门时 间与待测信号同步，避免了对被测信号计数所产生±1 个字的误差，有效提高了 系统精度。
经过实测，本设计达到了赛题基本部分和发挥部分的全部指标，并在部分指 标上远超赛题发挥部分要求。
关键词：FPGA 自动增益控制 等精度测量法
目录
1. 系统方案
1.1. 方案比较与选择
1.1.1. 宽带通道放大器
方案一：OPA690 固定增益直接放大。由于待测信号频率范围广，电压范围 大，所以选用宽带运算放大器 OPA690，5V 双电源供电，对所有待测信号进行较 大倍数的固定增益。对于输入的正弦波信号，经过 OPA690 的固定增益，小信号 得到放大，大信号削顶失真，所以均可达到后级滞回比较器电路的窗口电压。
方案二：基于 VCA810 的自动增益控制（AGC）。AGC 电路实时调整高带宽 压控运算放大器 VCA810 的增益控制电压，通过负反馈使得放大后的信号幅度 基本保持恒定。
尽管方案一中的 OPA690 是高速放大器，但是单级增益仅能满足本题基本部 分的要求，而在放大高频段的小信号时，增益带宽积的限制使得该方案无法达到 发挥部分在频率和幅度上的要求。
方案二中采用 VCA810 与 OPA690 级联放大，并通过外围负反馈电路实现自 动增益控制。该方案不仅能够实现稳定可调的输出电压，而且可以解决高频小信 号单级放大时的带宽问题。因此，采用基于 VCA810 的自动增益控制方案。
1.1.2. 正弦波整形电路
方案一：采用分立器件搭建整形电路。由于分立器件电路存在着结构复杂、 设计难度大等诸多缺点，因此不采用该方案。
方案二：采用集成比较器运放。常用的电压比较器运放 LM339 的响应时间 为 1300ns，远远无法达到发挥部分 100MHz 的频率要求。因此，采用响应时间为 4.5ns 的高速比较器运放 TLV3501。
1.1.3. 主控电路
方案一：采用诸如 MSP430、STM32 等传统单片机作为主控芯片。单片机在 现实中与 FPGA 连接，建立并口通信，完成命令与数据的传输。
方案二：在 FPGA 内部利用逻辑单元搭建片内单片机 Avalon，在片内将单 片机和测量参数的数字电路系统连接，不连接外部接线。
在硬件电路上，用 FPGA 片内单片机，除了输入和输出显示等少数电路外， 其它大部分电路都可以集成在一片 FPGA 芯片中，大大降低了电路的复杂程度、 减小了体积、电路工作也更加可靠和稳定，速度也大为提高。且在数据传输上方 便、简单，因此主控电路的选择采用方案二。
1.1.4. 参数测量方案
频率等参数的测量采用闸门时间为 1s 的等精度测量法。闸门时间与待测信 号同步，相比于传统方案，避免了对被测信号计数所产生±1 个字的误差，有效 提高了系统精度。测量频率时，在闸门时间内同时对待测信号和标准信号（时钟 信号）计数，标准信号计数值除以待测信号计数值乘上时钟周期即为待测周期； 测量两个信号的时间间隔时，通过异或门将时间间隔转化为周期脉冲信号，通过 对脉冲信号等精度测量得到间隔时间。测量频率时计算闸门时间内的上升沿脉冲 除以闸门时间；测量两个信号的相位差时，则计算第一个信号 1.2. 方案描述
系统总体框图如图 1 所示，待测信号首先进入自动增益电路，其输出电压增 益到一个大于后级滞回比较器窗口电压的固定值，经过比较器电路后，输出给 FPGA 进行相关参数的测量，并最终显示在屏幕上。在 FPGA 内部，数字电路系 统与片内单片机通信，基于闸门时间为 1s 的等精度测量算法，测算相关参数。
输入信号 AGC电路 宽带放大 放大信号
比较器电路 信号整形
FPGA NIOS II TFT显示 蓝牙模块 结果输出
参数测量
图 1 系统总体框图
2. 电路设计
2.1. 宽带通道放大器分析
本设计的宽带通道放大器如图 2 所示，是一个自动增益控制模块。 压控放大器 VCA810 依靠反馈得到的控制电压控制放大倍数；高速比较器 AD8561 比较的是 VCA810 输出信号和预设电压，使用二极管和 RC 对比较器的 输出信号进行检波；TL082 将检波得到的电压转换至 VCA810 的控制电压范围 内，使得 VCA810 能够正常工作；OPA690 起着二级放大与级联缓冲的作用。具 体电路连接如图 3 所示。
全国大学生电子设计大赛F题一等奖 数字频率计
