DDR2时序测试规范V1.0

由天下分享时间：2025/2/22 0:14:37 加入收藏我要投稿点赞

DDR2时序测试规范

5 读数据时序

包括tDQSQ、tQH、tRPRE和tRPST。

测试点：读数据信号都在靠近内存控制器（如CPU）侧测试，并且测试点尽量靠近内存控制器管脚。DQ数据总线根据芯片型号不同有×4、×8、×16三种位宽，测试时，根据测试需求可选取个别信号进行测试。测试仪器：

1. DQ信号的时序是以差分DQS和DQS#的交叉点为参考的，测试时需要使用示波器的全

部4个模拟通道，分别连接WE#、DQS、DQS#和DQ（或DM）信号，DQS和DQS#信号需要使用焊接式探头连接，以减少干扰。 2. 以目前的测试条件，示波器需要使用Tek_DSA70804，WE#信号使用P6248差分探头

（“－”端接地，当作单端探头使用），被测DQ（或DM）信号使用P7240单端探头，DQS和DQS#信号分别使用1个P7380A差分探头（“＋”端接DQS或DQS#，“－”端接地）。实测波形：以高电平信号为例。 tDQSQ：

【备注】tDQSQ表示读数据可以滞后采样点输出的最大时间。当DQ滞后于采样点出现时，tDQSQ为正值；当DQ提前于采样点出现时，tDQSQ为负值。这与通常的“建立时间”意义相似，但数值相反。

DDR2时序测试规范

tQH：

tRPRE：

DDR2时序测试规范

tRPST：

6 时序修正

涉及参数：tIS、tIH、tDS、tDH

上面测得的数据、地址和控制信号的建立/保持时间，需要与芯片datasheet中的参数要求做比较，以判定其时序符合性。但是，datasheet中给出的建立保持时间与信号的斜率有关，均为在特定斜率下（单端信号1.0V/ns，差分信号2.0V/ns）的数值，在datasheet中一般叫做base值。

当实际信号的斜率不等于这个特定斜率时，JEDEC标准规定，实际的时序要求需要根据信号的斜率，在base值上加上一个修正值△t。

DDR2时序测试规范

下表为JEDEC标准中对应DDR2-400/533的数据输入建立/保持时间修正表。

例如，DQS/DQS#差分信号的斜率为3.0V/ns，DQ的斜率为1.5V/ns，对应的修正值为△tDS=83ps，datasheet中给出的特定斜率下的base值为tDS(base)min=100ps，那么实际的时序要求tDS(total setup time)min=tDS(base)min+△tDS=183ps。斜率计算：

为了在上表中查到对应的修正值，首先需要得出相应信号的斜率。JEDEC中规定了两种斜率计算方法，即直连斜率（nominal slew rate）和切线斜率（tangent slew rate），分别在不同数据波形时采用，计算方法如下图：

DDR2时序测试规范