数电实验报告 实验二 利用MSI设计组合逻辑电路

实验二 利用MSI设计组合逻辑电路

【实验目的】

1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法 2.掌握用MSI设计的组合逻辑电路方法

【实验仪器】

1.数字电路实验箱、数字万用表、示波器

2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86

【实验设计与分析】

1.数据分配器

（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1, （2） A B C F0 F1 F2 F3 F4 F5 F6 F7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

F0卡诺图： A\\B C 00 0 0 1 1 卡诺图化简，得 F0’= A’B’C’ 即

F0= (A’B’C’)’ 同理

F1= (A’B’C)’

0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 01 1 1 11 1 1 10 1 1 F2= (A’BC’)’ F3= (A’BC)’ F4= (A B’C’)’ F5= （AB’C)’ F6= (ABC’)’ F7= (ABC)’

分析3线-8线译码器特点， 当GS不同值时，有以下真值表 Gs=0 S2 S1 S0 Y0’ Y1’ Y2’Y3’ Y4’Y5’Y6’ Y7’ 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Gs=1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y0’的卡诺图 GsS2\\’S1S0 00 00 1 01 1 11 1 10 0 YO= GsS2’S1’S0’ 即

Y0’= (Gs’S2’S1’S0’)’ 同理

Y1’= (Gs’S2’S1’S0)’

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 01 1 1 1 1 11 1 1 1 10 1 1 1 1 Y2’= (Gs’S2’S1S0’)’ Y3’= (Gs’S2’S1S0)’ Y4’= (Gs’S2S1’S0’)’ Y5’=（Gs’S2S1’S0)’ Y6’= (Gs’S2S1S0’)’ Y7’= (Gs’S2S1S0)’

显然 当Gs=1时， Y’= F

(3)对比（2）中不同Gs条件下译码器和数据分配器的真值表可以发现，当另Gs’与数据输入D信号一致，S2~S0作为地址段输入的A B C,两者真值表一致，即使译码器变成了数据分配器。Gs输入端有3端，令G1为数据D输入，其他两端接低电平。

（4）电路设计

(5)仿真波形

2.LU(Logic Unit逻辑单元)设计

（1）分析LU功能，得出如下真值表 S1 S0 A B 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Y 0 0 0 1 0 1 1 1 1 0 0 1 1 1 0 0 X0 X1 X2 X3 X4 X5 X6

利用74LS151实现数据选择，那么无需计算逻辑表达式，无需卡诺图化简

（2）16行真值化简为8行真值

若用2组74LS151,可联合成16路输出，

若只用1组74LS151,则需要把Y的值与其中一个输入变量联合起来 观察S1与Y的关系 S1=0 S1=1 Y0=0 Y8=1 Y1=0 Y9=0 Y2=0 Y10=0 Y3=1 Y11=1 Y4=0 Y12=1 Y5=1 Y13=1 Y6=1 Y14=0