7.2 设计与总结报告示例
设计与总结报告示例给出在2003年电子设计竞赛中的3个设计总结报告：电压控制LC振荡器（A题）设计与总结报告，低频数字式相位测量仪（C题）设计与总结报告，简易智能电动车（E题）设计与总结报告。在竞赛中以上3个设计总结报告都获得了较好的评分，作为实例，抛砖引玉，仅作为参考。
7.2.1电压控制LC振荡器（A题）设计与总结报告示例
（以下是一个实际的电压控制LC振荡器（A题）设计与总结报告）
电压控制LC振荡器（A 题）
摘 要：本设计基于数字频率合成技术，采用FPGA完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由FPGA实现对PLL频率合成器的控制。可自动改变频率，步进达1KHz；可实时测量压控振荡器输出频率、输出电压峰-峰值，并用液晶显示器显示；在输出负载为容性阻抗时，用一串联谐振回路提高其输出功率；采用了交流电压负反馈和AGC电路来稳定输出电压；末级功放选用三极管3DA5109，使其工作在丙类放大状态，提高了放大器的效率。同时系统还实现了频率扩展、自制音源、立体声编码等实用性功能。程序设计采用超高速硬件描述语言VHDL,在Xilinx公司的SpartanⅡ系列的XC2S2005PQ-208芯片上编程实现，经测试，整机功能齐全，输出正弦波波形比较稳定，没有明显失真；输出频率稳定度达到10；输出功率≥20mW；输出电压可稳定在1V±0.1V。 关键词：压控振荡器 数字频率合成 FPGA
-3
Voltage Controlled LC Oscillator
Abstract：The system adopting FPGA to design the VCO is based on the digital frequency
synthesize technical. The digital PLL principle is used and the control of the core chip MC145152 is accomplished by FPGA. It can automatically change and measure the frequency of VCO with a step of 1 kHz and Vp-p and display it by LCD. Meantime it realizes the functions of expanding the frequency, designing the homemade sound barrier,
7
stereo coding etc, which make the precept better and more practical. The design is programmed with VHDL and realized in the chip of XC2005PQ-208 Xilinx series. It is proved to be well functioning, the output frequency is stable and the power of it is over 20mW, and the capability indexes are also good after testing.
Keywords：VCO digital frequency synthesize FPGA
（注意：以上内容在实际论文中为一页）
目 录
1. 系统设计 ………………………………………………………………………………x 1.1 总体设计方案………………………………………………………………………………x 1.1.1 设计要求………………………………………………………………………………x 1.1.2 设计思路………………………………………………………………………………x 1.1.3 方案论证与比较………………………………………………………………………x 1.1.4 系统组成………………………………………………………………………………x 2. 单元电路设计 ……………………………………………………………………………x 2.1 压控振荡器的设计 …………………………………………………………………………x 2.2 锁相环路的设计 ……………………………………………………………………………x 2.2.1 PLL频率合成电路设计 ………………………………………………………………x 2.2.2 前置分频器 ……………………………………………………………………………x 2.2.3 低通滤波器 ……………………………………………………………………………x 2.2.4 电源电路 ………………………………………………………………………………x 2.3 功率放大电路的设计…………………………………………………………………………x 2.4 峰-峰值测量电路的设计 ……………………………………………………………………x 2.5 立体声编码器的设计…………………………………………………………………………x 2.6 频率的计算……………………………………………………………………………………x 3. 软件设计………………………………………………………………………………………x 3.1 MC145152的控制和显示部分的设计…………………………………………………………x 3.2 测频计的设计…………………………………………………………………………………x 3.3 ADC0809控制部分的设计……………………………………………………………………x
8
3.4 液晶显示驱动的设计…………………………………………………………………………x 4. 系统测试………………………………………………………………………………………x 4.1 测试使用的仪器………………………………………………………………………………x 4.2指标测试和测试结果…………………………………………………………………………x 4.2.1输出频率范围和稳定度的测试…………………………………………………………x 4.2.2电压峰-峰值的测试………………………………………………………………………x 4.2.3输出功率的测试…………………………………………………………………………x 5. 结束语…………………………………………………………………………………………x 参考文献……………………………………………………………………………………………x 附录…………………………………………………………………………………………………x 附 录1、元器件明细表………………………………………………………………………x 附录2：程序清单…………………………………………………………………………………x
注意1：目录中的页码根据实际论文的页码编写，此处全部用x表示。 注意2：以上部分在实际论文中为一页。
1. 系统设计
1.1 总体设计方案
1.1.1 设计要求
（注：设计要求与第1章1.3.2节内容相同，本书为节省篇幅，略）
1.1.2 设计思路
题目要求设计一个电压控制的LC振荡器，振荡器的输出为正弦波。设计中采用数字频率合成技术，利用锁相环的原理，使输出电压稳定在一固定频率上。采用电压负反馈和自动增益控制（AGC）电路使输出电压幅值稳定在1V±0.1V。控制部分采用FPGA来完成，显示部分利用液晶显示模块，液晶显示模块显示设定频率、输出频率以及电压峰-峰值。并且增加了自制音源储存、立体声编码等功能，使系统更加完善。
1.1.3方案论证与比较
9
1．压控振荡器的设计方案论证与选择
方案一：采用分立元件构成。利用低噪声场效应管J310作振荡管，用两个变容二极管直接接入振荡回路作为压控器件，电路属于电感三点式振荡器。电路图如图1.1.1所示。该方法实现简单，但是调试困难，而且输出频率不易灵活控制。
图1.1.1 分立元件构成的VCO电路图
方案二：采用压控振荡芯片MC1648和变容二极管MV209，外接一个LC谐振回路构成变容二极管压控振荡器。只需要调节变容二极管两端的电压，便可改变MC1648的输出频率。详细电路图机见单元电路设计中。由于采用了集成芯片，电路设计简单，系统可靠性高，并且利用锁相环频率合成技术可以使输出频率稳定度进一步提高。
综上所述，选择方案二利用压控振荡芯片MC1648和变容二极管MV209，外加一个LC并联谐振回路构成压控振荡器。
2．频率合成器的设计方案论证与选择
方案一：采用直接式频率合成器技术，将一个或几个晶体振荡器产生的标准频率通过谐波发生器产生一系列频率，然后再对这些频率进行倍频、分频或混频，获得大量的离散频率。其组成框图如1.1.2所示。直接式频率合成器频率稳定度高，频率转换时间短，频率间隔小。但系统中需用大量的混频器、滤波器等，体积大，易产生过多杂散分量，而且成本高、安装调试都比较困难。
10
图1.1.2 直接式频率合成器组成框图
方案二：采用模拟锁相式频率合成器技术，通过环路分频器降频，将VCO的频率降低，与参考频率进行鉴相。优点是：可以得到任意小的频率间隔；鉴相器的工作频率不高，频率变化范围不大，比较好做，带内带外噪声和锁定时间易于处理。不需要昂贵的晶体滤波器,频率稳定度与参考晶振的频率稳定度相同。缺点是分辨率的提高要通过增加循环次数来实现，电路超小型化和集成化比较复杂。
方案三：采用数字锁相环式频率合成器技术，由晶振、鉴频/鉴相器(FD/PD)、环路滤波器(LPF)、可变分频器(÷N)、和压控振荡器(VCO)组成。图1.1.3为其组成框图。利用锁相环，将VCO的输出频率锁定在所需频率上。可以很好的选择所需频率信号，抑制杂散分量，并且避免了大量的滤波器，采用大规模的集成芯片，和前两种方案相比可以简化频率合成部分的设计，有利于集成化和小型化。频率合成采用大规模集成PLL芯片MC145152；前置分频器选用芯片MC12022；VCO选用MC1648；环路滤波器采用运放LM358和RC电路组成，即可完成锁相环路的设计。利用该方法设计简单，功能齐全，可靠性高，抗干扰性强。
图1.1.3 锁相环式频率合成器基本组成框图
综上所述，选择方案三采用大规模PLL芯片MC145152和其它芯片构成数字锁相环式频率合成器。
3．控制模块的设计方案论证与选择
方案一：利用单片机控制集成芯片MC145152的分频系数A和N，以改变输出频率的大小。但是由于所采用单片机只有32个I/O口，而MC145152就需要19个I/O口，再加上显示部分，资源紧张，需增加I/O口，使外围电路变得复杂，抗干扰性降低，可靠性不高。
方案二：利用FPGA来控制。FPGA的运行速度快，资源丰富，使用方便灵活，易于进
11
全国大学生电子设计竞赛训练教程-7.2.1电压控制LC振荡器
