精品文档
常用存储器芯片设计指南
现代通讯产品中，各种存储器的应用已经是越来越广泛，可以这么说，产品中包含的存储器的特性的好坏，直接关系到产品整体性能。因此，存储器芯片的设计，在通讯产品的设计中，也显得愈发重要。
目前在通讯产品中应用的存储器，主要有FLASH、SSRAM、SDRAM、串行PROM等，由此延伸出去还有在接口电路中经常应用的FIFO、双口RAM等，下面的内容就是这些常用存储器芯片的原理介绍和在产品中的设计指南。
FLASH介绍
一、BOOT ROM简介
我们在CPU最小系统中一般采用AM29LV040B-90 // SST39VF040-90-4C-NH （代码：10300067，512kB，8位总线宽度，PLCC32封装，3.3V供电）作为BOOT ROM。
BOOT ROM中存放的是系统自举程序，实现CPU系统的自举。当系统上电后，CPU首先运行BOOT ROM中的程序，完成对CPU系统的初始化。
图1 AM29LV040B-90 // SST39VF040-90-4C-NH引脚图
该FLASH芯片可在线读写，但作为BOOT ROM时，我们一般用烧录机烧写入程序，不对其进行在线写。其读操作时序如图2所示。
精品文档
精品文档
图2 读操作时序
下面给出一个MPC860最小系统的应用例子。
SST39VF040BABBDBBCBAB地址总线244驱动BA[31..13]MPC860DB数据总线245缓冲244驱动\\CS0BD[0..7]BOOTB\\OE
图3 MPC860 BOOT电路图
因为我们不需要在线写，所以为防止BOOT FLASH的程序被改写，一般将/WE信号接高电平。
MPC860用8位数据口的方式访问BOOT，经缓冲之后的数据线为BD00-BD07。MPC860地址线使用A31-A13，经一级驱动与BOOT相连。 使用/CS0片选端，地址范围 0x0800 0000~0x0807 FFFF，使用内部等待，等待周期为8。
BOOT ROM中存放的是系统自举程序，实现MPC860系统的自举。当系统上电后，MPC860首先运行BOOT ROM中的程序，该程序首先完成MPC860的初始化，然后根据参数，将Flash ROM中的应用程序复制到SDRAM空间中，然后将控制权移交给该应用程序运行；或准备应用程序加载，进入调试状态。 精品文档
精品文档
二：大容量FLASH
由于FLASH具有在掉电情况下保持数据和容量大的特性，因此在公司的绝大多数运用中是用在CPU系统中存放系统的应用软件的，其运作过程如下：系统上电后，首先BOOTROM的片选被选中，它里面放的是CPU的初始化程序，这样CPU就起来了，接着FLASH条的版本程序被下载到内存条中，从而整个软件就在CPU系统中运行起来，这样一来可以提高系统运行速度，二来是方便版本的管理。因为一般来说系统支持远程加载和更新软件版本的功能，因此一般说来FLASH中必须开辟两个相同的区域，分别作为软件版本的保护和备份，这样一旦出现在系统动态加载软件失败时，能保证备用软件版本的正常启动，使系统不致崩溃。
典型介绍
生产FLASH的厂商很多，我们将以广为运用INTEL的28F128J3A芯片为例子来介绍，使大家对FLASH的操作有一个大致的了解，此芯片单片容量为128MBIT,(16BIT X 8M)。由于此系列的FLASH（28F128J3，28F640J3，28F320J3）的引脚完全兼容，因此可以简单地通过器件替换提供128MBIT,64MBIT,32MBIT的容量。
28F128J3A芯片的管脚简单，分数据总线，地址总线，控制线，电源，地这么几类；在使用的时候，只需接出使能，片选，写控制三根控制线即可，其他的控制线可以接固定电平，下图就是某CPU子卡的FLASH接法：
BAB BDB BCB 28F128 BA[30-7] M P C 地址总线驱动 数据总线控制总线缓冲 BD[0-15] F L A S H BOE 驱动 BWE CS /CS1 FLASH 28F128J3A的操作是通过CPU分布各种命令来实现的，其命令是通过数据总线，地址总线，控制线呈现某个固定电平构成；下表就是28F128J3A所有命令对应的各种信号的定义：
精品文档
(整理)常用存储器芯片设计指南.
