可编程逻辑器件FPGA应用任意进制计数器和彩灯循环电路的设计

可编程逻辑器件FPGA应用—任意进制计数器和彩灯循环电路的设

计

可编程逻辑器件FPGA应用—任意进制计数器和彩灯循环电路的设计

一、 实验目的

1、 掌握中规模集成计数器的功能及任意进制计数器的设计方法； 2、 熟悉显示译码器和七段数码管的原理及设计应用；

3、 了解用数字可编程逻辑器件实现集成计数译码显示电路的方法； 4、 学会分频器的使用；

5、 熟悉QUARTUS软件的基本使用方法。

二、 实验原理

1、 计数器74161和74193的功能原理； 1) 计数器74ls161

时钟CP和四个数据输入端P0~P3 清零/MR 使能CEP，CET 置数PE

数据输出端Q0~Q3

以及进位输出TC.（TC=Q0·Q1·Q2·Q3·CET）

1 / 7

可编程逻辑器件FPGA应用—任意进制计数器和彩灯循环电路的设

计

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

2) 计数器74ls193

74LS193是双时钟4位二进制同步可逆计数器。

74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。

74LS193的功能表

2 / 7

可编程逻辑器件FPGA应用—任意进制计数器和彩灯循环电路的设

计

2、 显示译码器和七段数码管的分类；

七段数码管主要分为共阳极与共阴极2种。

显示译码器根据七段数码管的类型不同也可分为如共阳极七段LED显示器的驱动电路有74LS47、74LS247；共阴极七段LED显示器的驱动电路有74LS48、74LS248。

3、 分频器的功能原理；

分频原理：分频器用于较高频率的时钟进行分频操作，得到较低频率的信号，工作原理是计数。至于分频频率是怎样的，由选用的计数器所决定。如果是十进制的计数器那就是十分频，如果是二进制的计数器那就是二分频。 74LS292作分频器原理

3 / 7