CMOS模拟集成电路设计与仿真标准实验报告

由下图可知，建立时间为42.6ns。

由下图可知压摆率为20.9V/us。

6

九、实验数据及结果分析：

1,电路设计及参数如下：

2，直流特性测试，电路输入和输出曲线如下图：

从静态工作点看出，静态功耗为7.3mW。 3，幅频和相频特性如图：

7

，由上可知，增益为57dB，相位裕度为15度，0dB带宽100MHz。

3,通过本次实验掌握了UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。达到了实验目的。

4,根据设计指标要求，设计出一种运算放大器，并进行了参数优化，最终指标满足要求。

十、实验结论：

通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，完成了运算放大器集成电路的设计，并进行了优化仿真，其难点是电路结构设计和参数优化。

十一、总结及心得体会：

通过这次实验，学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行了运放电路的设计与仿真。综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握了基本的模拟IC设计技巧。为今后从事科研、开发工作打下良好基础。

十二、对本实验过程及方法、手段的改进建议：

无

报告评分：

指导教师签字：

8