一种CMOS带隙基准电压源的设计
1.1低压低功耗CMOS基准电压源
低压低功耗基准电压源电路结构如图1.1所示，该电路基于LuisH.C.F.等人提出的低压低功耗基准电压源电路结构[i]，我们增加了启动电路并对输出级进行了改进，利用CMOS晶体管阐值电压与载流子迁移率温度特性相互补偿的原理得到了不受温度影响的基准输出电压。
图1.1 一种低压低功耗CMOS带隙基准源的电路图
正温度系数电流产生电路为自偏置peaking电流源，由晶体管Ml-M4和电阻R1组成。其中M1和MZ工作在饱和区，M3和M4工作在亚闽值区。利用M3和M4的栅源电压之差??Vcs产生一个与绝对温度成正比的电流IPTAT=(??Vcs/R1)。补偿电容CC。可以改善输出基准电压VREF的高频特性，抑制外部干扰对电路的影响。启动电路由MS1、MS2和Cs构成。在具体电路设计中，M1、M2的宽长比选取较小值，以降低电路功耗，并保证M1、M2工作在饱和区；适当减小电阻R1的值可减小电源电压对输出基准电压的影响，但阻值太小会使电流增大，增大电路功耗，因此阻值的选取需折衷考虑，在本电路中采用温度系数较小且温度系数为正的多晶硅电阻，其一阶温度系数约为7.08×10-4/℃，二阶温度系数约为-2.53×10-7/℃；根据4.2式并兼顾降低电路功耗，确定M5及M6的宽长比。在核心电路中为了减小沟道
长度调制效应，晶体管沟道长度均大于或等于2??m。MS1采用较大的宽长比。而MS2采用较小的宽长比以减小启动电路功耗。电路中器件参数值如表1.1所示。
表1.1 电路中器件参数值
元器件 (W/L)1，(W/L)2 (W/L)4 (W/L)6 (W/L)MS1 CS
数值
10.1 ??m /21 ??m 97.4 ??m /2 ??m 10.1 ??m /20 ??m 10.1 ??m /1.2??m 100pF
元器件 (W/L)3 (W/L)5 R1
(W/L)MS2 CC
数值 30.1??m /2??m 64.2 ??m /21 ??m 80k??
10.1 ??m /21 ??m 100pF
用tanner Pro S-Edit 11.0设计电路图，输出spice文件为：
表1.2 全CMOS带隙基准源的spice格式
* SPICE export by: SEDIT 11.00
* Export time: Mon May 04 17:04:55 2015 * Design: bandgap20150503 * Cell: bandgap0503 * View: view0 * Export as: top-level cell * Export mode: hierarchical * Exclude .model: no * Exclude .end: no * Expand paths: yes * Wrap lines: no
* Root path: D:\\Documents\\Tanner\\biyesheji\\bandgap20150503 * Exclude global pins: no * Control property name: SPICE
********* Simulation Settings - General section *********
.lib\ ********* Simulation Settings - Parameters and SPICE Options ********* *-------- Devices: SPICE.ORDER > 0 -------- CCs N_1 Gnd 100p CCc V_REF Gnd 100p RR1 N_3 N_2 R=80k
MM3 N_2 N_3 Gnd 0 NMOS W=30.1u L=2u AS=27.09p PS=62u AD=27.09p PD=62u
MM4 N_4 N_2 Gnd 0 NMOS W=97.4u L=2u AS=87.66p PS=196.6u AD=87.66p PD=196.6u MMS1 VDD VDD N_1 0 NMOS W=101u L=1.2u AS=90.9p PS=201.8u AD=90.9p PD=201.8u
MM6 V_REF V_REF Gnd 0 NMOS W=10.1u L=20u AS=9.09p PS=22u AD=9.09p PD=22u MM1 N_3 N_4 VDD Vdd PMOS W=10.1u L=21u AS=9.09p PS=22u AD=9.09p PD=22u MM2 N_4 N_4 VDD Vdd PMOS W=10.1u L=21u AS=9.09p PS=22u AD=9.09p PD=22u MM5 V_REF N_4 VDD Vdd PMOS W=64.2u L=21u AS=57.78p PS=130.2u AD=57.78p PD=130.2u
MMS2 N_2 N_1 VDD Vdd PMOS W=10.1u L=21u AS=9.09p PS=22u AD=9.09p PD=22u ********* Simulation Settings - Analysis section *********
********* Simulation Settings - Additional SPICE commands *********
.end
1.2直流特性仿真分析
本文所用的仿真工具为tanner Pro T-Spice v11.0，在0.2??标准库（Generic_025.lib）
下对分别对TT（Typical model for NMOS & PMOS）、SS（Slow NMOS Slow PMOS model）、FF（ Fast NMOS Fast PMOS model）模式进行仿真。
1.2.1输出电压对电源电压的仿真
使电源电压VDD从0到5V，以0.01V的步长递增观察带隙基准的输出电压V_ref，仿真结果如图1.2所示。从中可以看出，由于三种工艺下阈值电压的差异，导致三种工艺下的输出电压V_REF有大约0.06V的电位差，但是这个值还是比较小的，在一般的使用中可以认为该带隙基准源的输出电压与工艺无关。再看电源电压VDD在0.8V~5V变化时，输出电压V_ref不是严格的与横轴平行，而是
图1.2 输出电压对电源电压仿真图 以很小的斜率（斜率约为tan??≈0.01）递增，说明该基准源的设计不是完全与电
一种CMOS带隙基准电压源的设计
