… …__…__…__…__…__…__… __…_ __… 心…中…学 教… _…_ __…__线__… __…_ __… __…__…_ 学号……__…__…__…__…__封__…__… __…号 班… … … __…__…_ __…__…__…__…__…__…_称…名密业… 专… _… ___… __… ___…__… __…__…__…_名…姓…………电子科技大学网络教育考卷（B卷）
(20 年至20 学年度第 学期)
考试时间 年 月 日(120分钟) 课程 数字逻辑设计及实践（本科） 教师签名_____
大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分)
1、请完成如下的进制转换：= 8= 10= 16； 2、= 2= 8= 1C.8 16= 8421BCD
3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；
4、A⊕B= AB/+A/B ；(A⊕B)/= AB+A/B/ ； 5、正逻辑和负逻辑之间的关系是 对偶 ； 6、请问图1-6的逻辑为：Y= A/ ；
7、已知某集成门电路输出和输入的高电平的最小值分别为VOHmin、VIHmin；输出和输入的低电平最大值分别为：VOLmax、VILmax；请问该门电路高电平的直流噪图1-6
声容限VNH= VIHmin?VOHmin ；低电平的直流噪声容限VNL=
VOLmax?VILmax ；
8、某状态机的状态数为129，请问至少需要 8 位编码才能完成；
9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现； 10、如果要比较两个二进制数的大小，应采用 比较器 器来实现；
11、如果待实现的时序状态机中存在状态循环圈，应采用 计数器 器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；
二、选择题（每题1分，共10分）
1、 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为： ①. 00000000 ②. 10000000 ③. ④.
2、请问下列逻辑中，与(A·B)/相同的逻辑是 ；
①. A/+B/ ②. A+B ③. A·B ④. A/·B/
3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是：
①. F(ABC)=ПM (0,2,4,6) ②. F=C
③. FD=Σm (0,2,4,6) ④. F=A+B
4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：
①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、3
5、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现：
①. 2 ②. 3 ③. 4 ④. 8
6、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现
①. 2 ②. 3 ③. 8 ④. 16
7、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：
①. 8 ②. 4 ③. 3 ④. 2
8、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器：
①. 2个 ②. 3个 ③. 4个 ④. 5个
9、一个JK触发器的驱动方程为J?K?X，则其逻辑功能与以下哪种触发器相同：
①. JK触发器 ②. SR触发器 ③. D触发器 ④. T触发器
10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是： ①. 反馈函数输入输出到移位寄存器的串行输入端 ②. 反馈函数是现态的函数
③. 反馈函数中可以有存储单元 ④. 反馈函数是个组合逻辑单元
三、判断题（每题1分，共10分）
1、存储单元是时序状态机不可缺少的组成部分；（ √ ）
2、7485为4位二进制比较器。如果二进制数A=B，则其输出必将是Y（A=B）有效；（Х ）3、所有类型的触发器其状态更新都发生在时钟触发沿上；（Х ） 4、米利型时序逻辑的输出仅仅取决于当前现态的值；（Х ） 5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ √ ） 6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ √ ）
7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ Х）
8、时序逻辑可以没有输出，但是组合逻辑必须有输出；（ √ ） 9、要实现模为100的计数器（有效计数循环圈的状态数为100），则需要10片74160（十进制计数器）来实现；（ Х）
10、环形计数器的有效状态个数，与其位数相同；（ √ ）
四、卡诺图化简（8分）
请将逻辑F(A,B,C,D)=?m (1,2,3,5,7)+d(10,11,12,13,14,15)化简成最简与或式； F=A/D+A/B/C
五、组合逻辑分析，要求如下：（8分）
请分析图5所示逻辑的逻辑功能。并画出其真值表； 解：该题目为一加法器电路，完成的加法为： Y3Y2Y1Y0=DCBA+0011, 故真值表如下：
分析图6所示电路，具体要求如下： 1、 写出驱动方程和输出方程； 2、 写出状态方程；
3、 画出状态转换图或者转换表 1、驱动方程
D1?Q1'
D0?Q1?A?Q0
状态方程：
Q1*?D1?Q1' *Q0?D0?Q1?A?Q0 2、输出方程：
Y?((A'Q1Q0)'?(AQ1'Q0')')'?A'Q1Q0?AQ1'Q0'图5
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y3 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 Y2 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 Y1 1 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 Y0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 或者状态图：
3、状态表：
六、时序逻辑分析，要求如下：（14分）
七、组合逻辑设计，要求如下：（8分）
请设计一个三人表决电路。三个人表决一个决议，如果两个或者两个以上的人同意，则决议通过，否则，决议被否决。具体要求如下：
1、 画出真值表；
2、 求出与非-与非函数式； 3、 画出逻辑图； 1、 真值表 ABC 000 001 010 011 100 F 0 0 0 1 0 图6
101 1 110 1 111 1 2、 函数式
F(ABC)??m(3,5,6,7)?((A/BC)/?(AB/C)/?(ABC/)/?(ABC)/)/?((AB)/?(AC)/?(BC)/)/
3、 逻辑图
其他形式的逻辑图略
八、时序逻辑设计，要求如下：（10分）
利用一个D触发器和一定的门电路实现JK触发器的逻辑功能。要求写出所选触发器的驱动方程，并画出逻辑图；
1、 JK触发器的状态表和状态方程
Q*=JQ/+K/Q
2、 根据D触发器的特性方程可以得到其驱动方程如下： Q*=D=JQ/+K/Q 3、 逻辑图
九、时序逻辑设计，要求如下：（12分）
利用移位寄存器设计一个的串行序列发生器，要求如下： 1、 画出状态转化图
2、 求出反馈函数
3、 完成给定电路图，实现该逻辑
1、 选用3位的移位寄存器来实现该逻辑状态图如下：
2、 反馈函数可以通过如下方式确定，其F为反馈函数输出值：
反馈函数：F=Q2/Q1/+Q2/Q0+Q2Q1Q0/ 3、 电路图
数字逻辑设计及应用 本科2 答案
