输 入 输 出
I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0
111111111 1111 ××××××××0 0110 ×××××××01 0111
××××××011 1000 ×××××0111 1001 ××××01111 1010
×××011111 1011
××0111111 1100 ×01111111 1101 011111111 1110
[解] 74160为同步置数,根据图P6-20，当74160的进位OC=1且再来CP时，
Q3n+1Q2n+1Q1n+1Q0n+1=Y3Y2Y1Y0
如A=0时，Y3Y2Y1Y0=0001，当OC=1，再来CP时， Q3n+1Q2n+1Q1n+1Q0n+1=0001（状态转换图如图A6-20所示），因此Y的频率fy是时钟CP频率fcp的1/9，用此方法分析可得表6-20。
表6-20 A B 1/8 图A6-20 C 1/7 D 1/6 E 1/5 2 F 1/4 G
接低电平的输入端 f Y = kHz H 1/2 5 I 0 0 分频比（fY / fCP） 1/9 1/3 1.11 1.25 1.43 1.67 2.5 3.33
[6.21] 试用同步十进制可逆计数器74LS190和二一十进制优先编码器74LS147设计一个工作在减法计数状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别为1时分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图见教材中图6-3-25，它的功能表如6-3-5。可以附加必要的门电路。
[解] 可用CP0作为LD信号。因为在CP上升沿使Q3Q2Q1Q0?0000以后，在这个CP的低电平期间，CP0将给出一个负脉冲。
但由于74LS190的LD信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的触发器，由Q端给出与CP脉冲的低电平等宽的LD=0信号，并可由Q端给出进位输出脉冲。
由图A6-21 (a) 中74LS190减法计数器的状态转换图可知，若LD?0时置入
Q3Q2Q1Q0=0100，则得到四进制减法计数器，输出进位信号与CP频率之比为1/4。又由
74LS147的功能表（见上题）可知，为使74LS147的输出反相后为0100，I4需接入低电平
信号，故I4应接输入信号C。依次类推即可得到下表（表A6-21）：
表A6-21 接低电平的输入端 I2I3I4I5I6I7I8I9（A） （B） （C） （D） （E） （F） （G） （H） 分频比（fY / fCP） 1/2 1/3 1/4 1/5 1/6 1/7 1/8 1/9 于是得到如图A6-21（b）的电路图。
图A6-21
[6.22] 图P6-22是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。
图P6-22
[解] Y?Q2Q3
Q1n?1?D1?Q2Q3?Q2Q3?Q2Q3?Q2?Q3
n?1n?1Q2?D2?Q1, Q3?D3?Q2
状态转换图如图A6-22，这是一个五进制计数器，能够自启动。
图A6-22
[6.23] 试利用同步4位二进制计数器74LS161和4线-16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。74LS154的逻辑框图及说明见[题3-9 ]，74LS161的功能表见题6-10中表6-10。
[解]
用置数法将74LS161接成十二进制计数器（计数从0000~1011循环），并且把它的Q3、Q2、Q1、Q0对应接至74LS154的A3、A2、A1、A0，则74LS154的Y0~Y11可顺序产生低电平。Y0~Y11为拍脉冲发生器的输出端，如图A6-23所示。
图A6-23
[6.24] 设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“0010110111”的序列信号。
[解] 可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。若将十进制计数器74160的输出状态Q3Q2Q1Q0作为8选1数据选择器的输入，则可得到数据选择器的输出Z与输入Q3Q2Q1Q0之间关系的真值表。
Q3 Q2 Q1 Q0 Z
0 0 0 0 0
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
图A6-24（a）
若取用8选1数据选择器74LS251（见图A6-24（a）），则它的输出逻辑式可写为
Y?D0(A2A1A0)?D1(A2A1A0)?D2(A2A1A0)?D3(A2A1A0)由真值表写出Z的逻辑式，并化成与上式对应的形式，则得到
?D4(A2A1A0)?D5(A2A1A0)?D6(A2A1A0)?D7(A2A1A0)
Z?Q3(Q2Q1Q0)?Q3(Q2Q1Q0)?Q3(Q2Q1Q0)?0?(Q2Q1Q0)
?Q3(Q2Q1Q0)?Q3(Q2Q1Q0)?0?(Q2Q1Q0)?Q3(Q2Q1Q0)
令A2=Q2，A1=Q1，A0=Q0，D0=D1=Q3 ，D2=D4=Q5=Q7=Q3，D3=D6=0， 则数据选择器的输出Y即所求之Z。所得到的电路如图A6-24(a)所示。
[解法2] 因为周期性输出信号为十节拍，所以可用五位扭环形计数器及门电路构成。设输出为Y，则状态转换图如图A6-24（b）所示。
图A6-24(b) 图A6-24(c) 输出 Y?Q5Q4Q3Q2Q1?Q5Q4Q3Q2Q1?Q5Q4Q3Q2Q1 利用约束条件，用卡诺图（如图A6-24（c）所示）化简，得
?Q5Q4Q3Q2Q1?Q5Q4Q3Q2Q1?Q5Q4Q3Q2Q1;
Y?Q4Q3?Q2Q1?Q5Q1?Q4Q1?Q4Q3Q2Q1Q5Q1Q4Q1 由此可得序列信号发生器电路如图A6-24（d）所示。
图A6-24（d）
[6.25] 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表P6-25规定的顺序转换状态。表中的1表示“亮”，0表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。
表P6-25 CP顺序 红 黄 绿 CP顺序 红 黄 绿 0 000 4 111 1 100 5 001 2 010 010 6
3 001 100 7
[解] 因为输出为八个状态循环，所以用74LS161的低三位作为八进制计数器。若以R、Y、G分别表示红、黄、绿三个输出，则可得计数器输出状态Q2、Q1、Q0与R、Y、G关系的真值表：
题6-25的真值表
Q2Q1Q0 RYG Q2Q1Q0 RYG
000 000 100 111
001 100 101 001
010 010 110 010
011 001 111 100
选两片双4选1数据选择器74LS153作通用函数发生器使用，产生R、Y、G。 由真值表写出R、Y、G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式
R?Q2(Q1Q0)?Q2(Q1Q0)?0?(Q1Q0)?Q2(Q1Q0)Y?Q2(Q1Q0)?0?(Q1Q0)?1?(Q1Q0)?0?(Q1Q0)电路图如图A6-25。
G?Q2(Q1Q0)?Q2(Q1Q0)?0?(Q1Q0)?Q2(Q1Q0)
图A6-25。
《时序逻辑电路》练习题及答案
