A处(A0:MOS-GS;A1:次级绕组;A2:初级CS电流;A3:次级整流管;A4:次级绕组电流）；
B处(B0:MOS-GS;B1:初级绕组;B2:次级绕组;B3:初级CS电流;B4:次级绕组电流; B5:MOS-DS),分析A,B产生RING原因含参数； C处(C0:MOS-DS;C1:次级整流管）,分析C产生平台原因含参数。
修正DCM低频ringing,增加CCM中次级电流A4。 现在来分析各处波形产生原因：
A0:MOS米勒效应平台,因为它的存在增加MOS 导通时间而增加损耗.(米勒电容是指MOSFET的GD之间的电容,产生原因待分析！！通常消除米勒效应平台方法有加软启动。。。。。。。）； A1:初次级间漏感与输出肖特基结电容谐振引起.也有可能是环路(次级+输出肖特基+输出电容等)过大造成.通常重载更明显,可增加次级SNUBBER来吸收；
A2:初级IS电流开启SPIKE,产生原因待分析！！通常前置消隐电路LEB来处理；
A3:次级肖特基管关断产生SPIKE,原因及减少方法同A1; A4:CCM时在次级肖特基管关断后其反向回复电流产生； B0:MOS驱动关断SPIKE,产生原因待分析！！ B3:初级IS电流关断SPIKE.目前两种说法：
A,此时正处在次级肖特基管开通,漏感Lk的储能一部分进入RCD SNUBBER,另一部分在MOS ds电容中,此时Cds与Lk诣振,电容放电通过SE电阻,因Lk很小,电流大,故很快衰减至零. B,初级分布电容和Cgs放电引起。以上待分析！！
B4:次级绕组电流开启SPIKE,产生原因待分析！！
B1/B2/B5:漏感Lk与MOS ds电容诣振引起.可通过减少漏感,增加RCD吸收回路(漏感能量),若轻载条件(DCM)可加大变压器气隙,降低主感量,减少振铃出现,也可在母线临变压器处加高频电容（减少Lk与Cs发生阻尼振荡）;
B6:实际B6这段不是绝对平直,此处明显向下倾斜原因是与输出V0相关.因为MOS关断产生电压(Vspike+Vindc+Vor),而VIN,V0是固定,倾斜处是Vindc+Vor，Vor=N*(V0+Vd),明显是Vd引起,MOS关断后IS是逐减的,故在肖特基上的Vf值及输出电感上压降也减小,所以反折到MOS上也是减小.此点在N越大时(设计是输出V0小电源)明显。
以上是A,B处波形Ringing,本人的一些见解,一定有不妥之处,请各位指正,发表自已看法！！
反激式电源器件波形分析 - 图文
