(五) CIC滤波器的FPGA实现
1. 接口设计
CLK DOUT RST OE DIN CIC FILTER 图5-1 CIC插值滤波器的接口符号
表5.1：CIC滤波器的管脚说明
信号名称 方向 CLK RST OE DIN DOUT 输入 输入 输入 输入 输出 位宽 1 1 1 参数化 参数化 定义 时钟 复位 使能 输入信号数据 输出信号数据 备注 上升沿 高电平异步 高有效CLK同步，单周期有效 与CLK同步 与CLK同步 2.子模块的划分和定义
按照MATALB仿真时的方式，将子模块划分为积分器（interg），梳状滤波器（comb）和采样率变换器（in）三个子模块。
clk out reset ce x_in comb clk out reset ce x_in interg clk out reset x_in in
图5-2 子模块的划分框图及接口声明 梳状滤波器的实现(M=3)：
图5-3 梳状滤波器RTL框图，N=3
积分滤波器的实现(M=3)：
图5-4 积分滤波器RTL框图，N=3 采样率变换器（插值补零）的实现：
图5-5 采样率变换器RTL框图
其中cnt为计数器,即实现的插值倍数。 3.测试方式
在传统的设计方法中，一般采用图4-2的方式进行测试，这种方式结构简单，目标明确，但是testbench模块以及其激励信号是不可综合的，因而无法在FPGA上进行测试和调试。因此本设计testbench的模块流程如下：
Matlab仿真 输出ROM数据 对比 激励信号ROM输入 CIC插值滤波器
图5-6 testbench模块的结构图
这种结构更方便结果的对比，而且是可综合模块，可以在FPGA上进行调试。 4测试结果
图5-7是N=3，R=4，M=1时的4倍插值RTL仿真结果。从上到下，依次是输入使能，时钟，输入，复位，使能，插值后的正弦波形，插值前的正弦波形。
图5-7 一个周期128采样点的正弦信号4倍插值RTL仿真结果
从图中可以看出CIC滤波器很好的完成了正弦信号的插值工作。
CIC插值滤波器的FPGA设计与实现
