数字逻辑 2013期末复习一
一、单项选择题
1、n个变量可构成（ 3 ）个最小项。 （1）、2n （2）2n-1 （3）2n （4）2n?1
2、集电极开路（OC）门电路如下所示，该电路实现的逻辑功能是（ 1 ）。
（1）ABC?DE （2）ABCDE （3）ABC?DE（4）ABC?DE
3、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F和G（ 1 ）。 （1）相等 （2）不相等 （3）可能等也可能不等 （4）互补 4、为了实现将D触发器转换为JK触发器，D应等于（ 1 ）。 （1）JQ?KQ （2）JQ?K?Q （3）JQ?KQ （4）JQ?K?Q
5、构成一个6进制加法计数器，至少需要（ 2 ）个触发器。 （1）2个 （2）3个 （3）4个 （4）5个
6、对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式( (1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对 7、F（A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个 8、下列编码是有效余三码的是( 3 )。
(1) 1111 (2) 0000 (3) 1010 (4) 0010
9、F(A,B,C,D)=AB+CD，变量A,B,C哪个取值组合能使F=1。( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 1010 10、八进制数（175.236）8的十六制数是( 1 )。 (1)
(7D.4F)16(2)
(7D.4E)16(3)
(7C.4F)16(4)
(7D.3F)16
11、下列逻辑函数中，与（A+B）(A+C)等价的是( 3 )。 (1) F=AB (2)F=A+B(3) A+BC (4) F= B+C
12、函数F的卡诺图如图1-1，其最简与或表达式是( 4 )。
(1)F?ABD?ABD?ACD (2)F?ABC?ACD?ABD
第1页共页
2 )。 (3)F?ABC?ABD?ACD(4)F?ABD?ABD?ABD
CD AB 00 01 11 10 00 1 1 01 1 11 1 10 1 1 图1-1
13、4:10线译码器，输入信号端有( 4 )个。 (1)10 (2) 2 (3) 3 (4)4
14、用四选一数据选择器实现函数Y=A1A0?A1A0，应使( 1 )。
(1)D0=D2=0，D1=D3=1 (2)D0=D2=1，D1=D3=0 (3)D0=D1=0，D2=D3=1(4)D0=D1=1，D2=D3=0 15、时序电路中不可缺少的部分为( 2 )。
(1)组合电路 (2) 记忆电路 (3) 同步时钟信号 (4) 组合电路和记忆电路
16、与非门构成的基本RS触发器，欲使该触发器保持现态，即Qn?1?Qn，则输入信号应为( (1)S=R=0 (2)S=R=1 (3)S=1，R=0 (4)S=0，R=1
17、n个触发器构成的计数器中，有效状态最多有( 4 )个。
(1)n(2)2n (3)2n-1 (4)2n
18．把一个五进制计数器与一个四进制计数器串联可得到( 4 )进制计数器。 (1)4 (2)5 (3)9 (4)20
19、双向数据总线常采用( 3 )构成。
(1) 数据分配器(2) 数据选择器(3)三态门(4)译码器 20、最小项ABCD的逻辑相邻项是( 2 )。 (1)ABCD (2)ABCD(3)ABCD(4)ABCD
21、 逻辑函数F（ABC）=A⊙C的最小项标准式为( 3 )。 (1)F=∑（0，3）
(2)F?AC?AC
(3)F=m0+m2+m5+m7 (4) F=∑（0，1，6，7）
22、 一个四输入端与非门，使其输出为0的输入变量取值组合有( 4 )种。 (1) 15 (2) 8 (3) 7 (4) 1
23、 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( 3 )个异或门。(1)2 (2) 3 (3) 4 (4) 5
第2页共页
2 )。
24、某符号二进制数原码为11010,其补码为( 4 )。 (1) 01010 (2) 11010 (3) 10101 (4) 10110
25、逻辑函数F1=∑m（2，3，4，5, 7，8, 9，10）,F2?ABC?ABCD?ABC?ABC?ACD它们之间的关系是( 4 )。
(1)F1?F2(2)F1?F2(3)F1?F2(4)F1、F2互为对偶式
二、填空题（共X分，共 X题，每题1 分）
1、无符号二进制数（101101.101111）2的等值十六进制数是（ 2D.BC ）。 2、逻辑函数F?A?B?CD的反函数F=（ F?AB(C?D) ）。 3、A和B都是逻辑变量则A+A+A +B+B+B =（ A+B ）。
4、已知函数的对偶式F??AB?CD?BC则它的原函数F=（ F?(A?B)?(C?D)(B?C) ）。 5、用n级触发器构成的计数器，计数容量最多可为（ 2 ）。 6、
n
F?A[(B?C)D?GH]?M的对偶式是( F?(A?(BC?D)G?H)M )。
7、逻辑代数的基本运算有(与) 、(或) 、(非) 三种。 8、（1001 1000）8421BCD=( 62 )16
9、有一个27种状态的编码，至少要用（ 5 ）个触发器来表示。
10、JK触发器的特性方程为Q=(Qn?1?JQn?KQn) , D触发器的特性方程为Q=(D)，T触发器的
n+1
n+1
特性方程为Q=(T?Q) 。
n+1
n11、布尔代数的基本规则有代入规则，（ 反演规则 ）和对偶规则。
12、用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点是（ 变量个数 ）受一定的限制。
13、数据分配器是一种单路输入，____多________输出的逻辑构件。
14、组合逻辑电路在结构上不存在输出到输入的___反馈_____，且电路的输出与_历史__输入状态无关。 15、采用一对一法进行状态编码时，10个状态需要用___4___个触发器实现。 16、利用并项法A?A?1，ABC?ABC的简化表达式为__AC_____________。
19、锁存器或触发器再电路上具有两个稳定的物理状态，我们把输入信号变化之前的状态称为__现态______，输入信号变化后的状态称为___次态_____。
20、用计数器产生110010序列，至少需要____6___个触发器。
三、判断分析题（正确划上“√” ，错误划上“×”）
（ × ）1、8421BCD码具有奇偶特性。
（ × ）2、与无符号二进制数（11001011）2等值的8421BCD码是（11001011）。 （ √ ）3、TTL与非门电路不用的输入端可以悬空，悬空时，相当于“1”电平。
（ √ ）4、若触发器的时钟端画了“小圆圈” ，则该触发器状态的转换发生在时钟脉冲的下降沿。
n?1Q?D,这表明在任何情况下,Q端总是和D端的状态一样。 （ × ）5、D触发器特性方程
（ × ）6、逻辑代数中常量1大于常量0 。
第3页共页
（ √ ）7、F(A,B,C)=∑m（0,1,2,3,4,5,6,7）=1 。
（ √ ）8、在同一逻辑问题中，最大项Mi的非等于最小项mi 。 （ × ）9、推拉输出电路和OC电路间可以“线与”连接使用。 （ √ ）10、格雷码的特点是任意二个相邻码组间只有一位变化。
四、逻辑函数化简
1、用公式法化简下列函数为最简与或式 （1）F1?A?B?AC?C?D?D
F1?A?B?AC?C?D?D?A?B?AC?C?D?A?B?A?C?D?B?A?C?D（2）F2?(A?C)(B?D)(B?D)
F2?(A?C)(B?D)(B?D)?(A?C)?B?AB?BC2、用卡若图化简下列函数为最简与或式
1） F(A,B,C,D)=∑m(3,6,8,9,11,12) + ∑d(0,1,2,13,14,15)
CD 00 10 01 11 AB 00 01 11 10
2）
d 1 1 d d 1 1 d 1 d 1 d
F?AC?BD?ACD F3(A,B,C,D)??m(2,3,6,7,8,10,12,13,14,15)01 1 11 1 1 1 10 1 1 1 1
CD
00 AB 00
01
11 1
1 10
F?AB?AC?AD 第4页共页
3）F?ABC?ACD?ABD?BCD?ABC?ABCD
11 0 1 1 1 10 0 1 1 1
AB CD 00 01 11 10
00 1 1 1 0
01 0 1 1 0
F?ABC?AC?D
五、组合逻辑电路题
1、 根据下列电路列出函数式，并说明电路的逻辑功能。
F?AABC?BABC?CABC
函数真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0
第5页共页
根据函数真值表可知，该电路是一个三数不一致判断电路。
2、逻辑电路的输入信号ABC与输出信号F的波形如下图所示。①列出逻辑函数F的真值表；②写出函数的逻辑表达式；③画出相应的电路图。
A B C F
A B C F
真值表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
F 1 1 1 0 1 0 1 0 1 0 1 0 0 0 1 1 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 0 0 1 1 1 1 1 0 0 1 1 0 F?AB?C?(A?B)C
A B C
≥1 & F
第6页共页
3、试用4选1数据选择器设计一个三变量的多数表决电路，设同意用“1”表示，不同意用“0”表示，表决通过用“1”表示，没有通过用“0”表示。作出真值表，画出电路图。
函数真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
C
AB
00 01 11 10 0 0 0 1 0 1 0 1 1 1 D0 D1 Z D2 D3
S1 S0
0 C 1
F
A B 六、触发器
1、由门和触发器构成的电路如下图所示，设触发器的起始状态为“0”，试根据时钟脉冲CP和A、B的输入画出Q端的波形。
第7页共页
七、同步时序电路
1、试分析下列同步时序逻辑电路，作出方程组、状态转换表、状态转换图、时序图并说出该电路完成什么功能。
J1=K1=1,Q1=Q1 J2=K2=Q1,Q2=Q1⊕Q2 Z=Q1Q2
现态 次态 n+1
n
n
n+1n
00/0 01/0 Q2 Q1 nnQ2n+1 Q1n+1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 该电路是一个模4加法计数器。
11/1 10/0
2、试用JK触发器设计一个“1001”串行序列检测器（可重叠），其输入为X，输出为Z。作出状态转换图、状态转换表、求出激励方程和输出方程、画出电路图。
0/0
0/0 1/0 A B 1/0 1/0 0/0 C 1/0 0/0 0/0 D 1/1 E 第8页共页
现态 A B C D E
次态 X=0 X=1 A/0 B/0 C/0 B/0 D/0 B/0 A/0 E/1 C/0 B/0 用隐含表法化简，{A},{B,E},{C},{D}是最大等效类，用B状态代替{B,E}，可得如下最简状态表
次态 状态编码： 现态 X=0 X=1 A A/0 B/0 A=00,B=11,C=10,D=01。
B C/0 B/0 C D/0 B/0 D A/0 B/1
A D B C QQ 00 01 11 10 nn21Q2Q1 X=0 00/0 00/0 10/0 01/0 X=1 11/0 11/1 11/0 11/0 n+1n+1
Z?XQ2Q1n?1n?1Q2Q1
?XQ2?(X?Q1)Q2J2?X,K2?X?Q1?(X?Q2)Q1?XQ1J1?X?Q2,K1?X
八、判断函数F?ABD?ABC?ABD是否可能发生竞争？竞争的结果是否会产生险象？在什么情况下产生险象？若可能产生险象，用增加冗余项的方法消除。 AB 00 CD 00 01 11 10
01 1 1
11 1 1 10 1 1
AB 00 CD 00 01 11 10
01 1 1
11 1 1 10 1 1
原始卡若图 增加冗余项卡若图
第9页共页
从原始卡若图上可以看出电路会产生竞争，并会产生险象，当A=1,C=1,D=1,F=B+B,产生“0”型险象；
当B=1,C=1,D=1,F=A+A,产生“0”型险象；增加冗余项，可消除险象，
F?ABD?ABC?ABD + BCD?ACD
第10页共页
数字逻辑2013期末复习
