《电气工程及其自动化EDA课程设计》
课程设计报告
题 目： 数字频率计的设计 院 （系）： 机电与自动化学院 专业班级： 电气工程及其自动化 学生姓名： XXX 学 号： 2011XXXXXXX 指导教师： XXX
2014年1月6日至2014年1月10日
华中科技大学武昌分校
《电气工程及其自动化EDA课程设计》设计任务书
一、设计题目 数字频率计的设计 二、设计主要内容 1．设计目的： （1）巩固和加深对《EDA技术及应用》及《数字电子技术》基本知识的理解，提高学生综合运用本课程所学知识的能力； （2）培养学生根据课题需要选学参考书籍、查阅手册、图表和文献资料的自学能力；通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法； （3）以学生的动手为主要内容，培养学生系统软、硬件设计、调试的基本思路、方法和技巧，并能熟练使用集成软件QuartusⅡ进行有关电路设计与分析； （4）掌握FPGA器件的正确使用方法，提高学生动手能力，能在教师指导下，完成课程任务； （5）培养严肃认真的工作作风和科学态度。通过课程设计实践，帮助学生逐步建立正确的生产观念、工程观念和全局观点。 2．设计内容： （1）８位频率计输入端分别为：系统基准时钟100MHZ（CLK）、被测信号输入（Fx）；及输出端为（DOUT），皆采用BCD码计数方式； （2）可测量范围从1Hz到99999999Hz； （3）将被测信号的频率直接送到８个LED显示； 也可选择其它题目，但分量不能低于上述题目。 三、原始资料 1．频率测量方法的基本原理是计算每秒内待测信号的脉冲个数，这就要求TESTCTL的计数使能信号TSTEN能产生一个1秒脉宽的周期信号，并对频率计的每一个计数器CNT10的ENA使能端进行同步控制。当TSTEN高电平时，允许计数，并保持其所计的数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒的计数值锁存进32位锁存器REG32B中，并由外部的7段译码器译出并稳定的显示。此方法测量精度高。 数字频率计由多频信号源模块、测频控制模块、CNT计数模块、32位锁存器模块及频率显示模块组成，其框图为图1所示： 产生多种频率输出 被测信号fsin 产生1MHz信号 计数模块 100MHzCLK 信 号 源 1Hz 控制信号 TESTEN CLR 锁 存 器 显 示 器 用于测量 用于测量 LOAD 用于扫描显示 图1 数字频率计组成框图 2．在QuartusII软件中，编写各个模块VHDL源程序；并上机调试通过； 3．下载顶层文件到目标芯片； 4．将被测信号fx输入到系统，数码管将会显示被测信号频率。 四、要求的设计成果 1、基本要求： 在QuartusII软件中新建原理图文件，编译，仿真，锁定管脚并下载到目标芯片。将被测信号fx输入到系统，数码管将会显示被测信号频率。 (1) 根据设计要求, 设计系统的原理框图，说明系统中各主要组成部分的功能； (2) 在QuartusII软件中，编写各个模块VHDL源程序；并上机调试通过； (3) 根据软件编好用于系统仿真的测试文件； (4) 编好用于硬件验证的管脚锁定文件； (5) 记录系统各个模块仿真结果； (6) 记录仿真结果中出现的问题及解决办法。 2、备选要求： 学生可根据课堂教学对《EDA技术及应用》所掌握知识点的实际情况，也可选择其它方案完成设计，从而形成难易程度不同的设计方法。 注意：基本要求学生必须完成，学有余力的学生可以在基本要求完成的前提下，选择其它方案完成设计。一般来说，测频精度越高，考查评价就越高。 五、进程安排 表2 进度安排及学时分配表 序号 课程设计内容 集中学生学习课程设计的关键理论知识、分配设计任务、明确设计要求、查找资料等。 根据任务的要求进行方案构思，初选方案，绘制系统原理框图并与指导教师讨论，方案定稿。 完成各模块的VHDL程序设计、编译和时序仿真 编程、下载，结合硬件平台，进行调试。完成顶层文3 件图绘制，对编制好的封图交给老师检查，并按照老师要求修改。 4 5 学时分配 1天 备注 1 2 1天 1天 1天 撰写课程设计说明书 答辩及验收课程设计 合计 1天 1 天 5天 六、主要参考资料 [1] 侯伯享. VHDL硬件描述语言与数字逻辑电路设计. 西安：西安电子科技大学出版,2010. [2] 潘松. EDA技术实用教程. 成都：电子科技大学出版社,2010. [3] 李玉山. 电子系统集成设计技术. 北京：电子工业出版社，2010.6. [4] 李国丽.EDA与数字系统设计.北京：机械工业出版社,2009. [5] 周彩宝.VHDL语言及其应用. 上海:华东计算机技术研究所：2009. [6] 谭会生.EDA技术中和应用实例与分析.西安:西安电子科技大学出版社,2008. 指导教师（签名）： 20 年 月 日
目录
摘要…………………………………………………………………(1) 一．课程设计要求及内容……………………………………………(1) 1.1 主要技术指标…………………………………………………(1) 1.2 工作内容及要求………………………………………………(1) 二 数字频率计的基本原理 ………………………………………(1) 2.1 数字频率计的组成……………………………………………(1) 2.2 数字频率器的原理……………………………………………(2) 三 具体电路模块设计 ………………………………………………(2) 3.1 100MHz分频器 CLK_GEN的设计………………………………(2) 3.2 带时钟使能的十进制计数器CNT10的设计…………………(3) 3.3 32位锁存器REG32B的设计 …………………………………(5) 3.4 测频控制信号发生器TESTCTL的设计………………………(6) 3.5 动态输入编译译码器HC4511的设计 ………………………(7) 四 数字频率计系统模块的设计 ……………………………………(9) 4.1 系统模块程序设计及仿真波形………………………………(9) 4.2 数字频率计系统顶层设计 …………………………………(10) 五 心得体会…………………………………………………………(13) 课程设计成绩评定表 ………………………………………………(14)
使用VHDL语言进行的100MHZ数字频率计的设计
