88微电子学与计算机2005年第22卷第4期 (
1栅极编程干扰(G a t e P r o {即m Disturlance,
和栅极擦除干扰Emsure :对一个存储单元的编程操作引起同一字线 上的另外单元发生错误的编程或擦除操作。(2漏极编程干扰(Dmin Prog咖n D i s t u r b a n c e ,DPD和漏极擦除干扰(Drain Emsure D
i s t u r b a n c e ,上的另外单元发生错误的或擦除操作。(3读干扰(Read D i s t u r b a I l c e ,R D :对一个存储(4过度擦除(Over
E r a s e ,0E :对存储单元的过作用,从而无法得到正确的操作结果。
上面几种类型的干扰故障一般发生在存比与评估同.例如一种M a t c h A算法可表示为:
,1、
上l(r1,埘o,训l,埘0;U(r0,埘1,埘0 r7
.这种March A测试算法能够覆盖SAF(Stuck— At
Faults,DPD,DED,RD,OE和几乎所有的GPD,
GED故障。其算法复杂度可以表示为11xP+4xR,其中P和R分别表示一次编程和读取操作,N表示存储器的存储容量(字数。
3嵌入式nash存储器内建自测试方案 分析nash存储器的各类故障特征,测试方案 可以采用纯硬件方式实现的BIST结构,这种方案
采用专用的电路结构和测试算法,能够有效缩短测试时间。提高生产效率。硬件测试方案的主要不足
之处在于占用的芯片面积较大。由于SoC芯片上往往存在CPU等运算处理部件,利用这些现有的片上
资源,可以设计出一种新型的软硬协同测试方案. 以解决硬件方案的不足。
3.1采用硬件方式的存储器内建自测试方案
硬件方式的存储器内建自测试方案的结构如图1所示.整个结构主要包括两部分:nash存储器BIsT控制器,存储器封装器(Wrapper以及这两者
之间的串行内连线。
nash存储器BIsT控制器主要包括指令存储器和命令解释器,如图2所示。指令存储器是一块专门用于内建自测试的ROM存储器。主要存储BIST 控制器所需要的测试算法和测试进程信息。测试算
图l硬件方式的nash存储器内建自测试方案
法由一系列测试指令组成。应力争覆盖尽量多的故障类型。测试进程由进程算法产生。在测试开始前写入到指令存储器中。
n —d i a g
l 存储器l “=黑’-&一data l 控制器 r mod 命令解释器T erro
.F i n i s h 网图2硬件方案的nash存储器BIsT控制器
存储器BIST封装器(Wrapper是.硬件方式的存储器内建自测试方案的另一重要组成部分。在设计上应该能够为测试控制器提供全面的控制能力和监测能力。由于存储器结构的规则性和I,0接口
相对简单,我们可以采用简化的IEEE P1500 Wrap—
per来实现嘲。如图3所示,这一方案采用一条P1500 串行扫描线.所有的测试命令和结果都通过WSI/
WSO端口来输入输出。封装器指令存储器WIR (Wrapper Instmction register保存来自测试控制器
SoC嵌入式flash存储器的内建自测试设计概要
