五、分部电路设计原理及原理图 1. 秒脉冲信号发生电路
1.1设计原理
秒脉冲信号发生电路提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。经分频器CD4060的多级分频，从Q14~Q4可分别获得2，4，8。。。。。。1024, 2 048Hz等不同频率的输出信号即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚5和管脚7提供。
所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、CC4060、74LS74。 1.2原理图
6
2.计时电路
2.1设计原理
该电路是本实验基础电路中的关键电路，由分计数器、秒十位计数器、秒个位计数器构成。分计数器和秒个位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518）的2EN端，秒个位单元中的输出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联（接非门是因为161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿 “1001”——“0000”）。做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。将计数位2Q3作为驱动信号送入分计数器（CD4518）的1EN端，则数字计数器整体的计数功能即可实现。
所用器件：CD4518、74LS161、CC4069 2.1原理图
7
3.译码显示电路
3.1设计原理
译码显示电路由三片CD4511显示译码器和三个七段LED共阴数码管组成，电路从0分00秒计到9分59秒。四线七线译码器CD4511的LT，BI端分别接高电平， EL端接低电平，此时器件处于译码状态。电路连接过程中将CD4518计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接。由于LED数码管实际上是一组发光二极管，因此将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。在每个LED数码管与地线之间串上300Ω的电阻，用来限流。
所用器件: CC4511、300Ω电阻、LED共阴数码管。 3.2原理图
8
4.清零电路
4.1设计原理
该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能 （异步清零）。
所用器件：CC4069、10KΩ电阻、22μF电容。
4.2原理图：
9
5、校分电路
5.1设计原理
当校分电路开关打开时，计数器正常计数；当开关合上时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。其工作原理是：当校分开关打开即在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关关闭即在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。校分信号可由4060分频信号得到，一般选为2Hz。由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。
所用器件：22μf电容，10kΩ电阻，74LS00
5.2原理图：
10
南理工电工电子综合实验2报告.doc
