21. 已知A + B = A+ C，则B = C。× 22. 已知AB =AC，则B = C。×
23. n 个变量的最小项是包含全部n 个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次。×
24. 用卡诺图化简一个逻辑函数，得到的最简与或式可能不是唯一的。√ 25. 26. 逻辑函数
。√
的结果为 B .
27. 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为
。
28. 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为
。
6
第三章
1. 电路如图所示，输出端L的表达式为 。 2. 分析下图所示电路，输出函数F的表达式为 。 3. 已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，则该逻辑电路为 无法判断 。 4. 一个十六路数据选择器，其地址输入（选择控制端输入）端有___4____个。
5. 一个译码器若有100个译码输出端，则译码器地址输入端至少有___7____个。 6. 下列电路中，属于组合逻辑电路的是__________。 A.计数器 B.译码器 C.寄存器 D.触发器
7. 组合逻辑电路中的竞争冒险是由___门电路的延时___引起的。 8. 一位8421 BCD码译码器的数据输入线与译码输出线的组合是 。 A.2:4 B.4:6 C.1:10 D.4:10
7
9. 设计一个对1000个符号进行二进制编码，则至少要
10 位二进制数码。
10. 设计一个裁判表决电路。裁判组由三个人组成：主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决Y为1表示有效，为0表示无效。能够实现该电路功能的是 Y=AB+AC 。 11. 当七段显示译码器的七个输出端状态为abcdefg=0011111时（高电平有效），译码器输入状态（8421BCD码）应为_____0110_______。 12. 下列表达式中不存在竞争冒险的有。 A. B. C. D. 13. 函数象。
14. 用3-8线译码器74HC138可以构成6-64线译码器，需要 9 片74HC138 15. 为了使74HC138正常工作，使能输入端
、
和
的电平应是 100 。
，当变量的取值为 B=C=0 。将不出现冒险现
16. 多路数据分配器可以直接由 译码器 来实现。 17. 用两片4位比较器74HC85串联接成8位数值比较器时，低位片中的
所接的电平应为 001 。
、
、
18. 如图所示电路中，Y 的最小项表达式是 Y=m(1,2,4,7,8,11,13,14)
19. 逻辑函数L 的卡诺图如图所示，以下关于L 的最简与或表达式正确的是 .
8
A. B. C. D.
20. 逻辑函数L 的卡诺图如图所示，以下关于L 的最简与或表达式正确的是 .
A. B. C. D.
21. 实现两个一位二进制数相加的电路叫全加器。×
22. 实现两个一位二进制数和来自低位的进位相加的电路叫全加器。√ 23. 组合逻辑电路通常由逻辑门和触发器组合而成。×
24. 普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。√
9
25. 当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。√
26. 串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。√
27. 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。由竞争而可能产生输出干扰毛刺的现象称为冒险。√
28. 常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。√
29. 二进制译码器的作用是将输入的代码译成特定的信号输出。√
第四章
1. 如下图所示电路构成的锁存器，以下哪组R,S输入信号将导致相应信号撤销后，电路进入不确定状态
2. 指出下图所示电路构成的锁存器为哪种类型的锁存器？
10
数字电子技术基础慕课习题汇总
