快？
264、已知 x =
911，y = -，设机器数字长为8位（含1位符号位），用补码运算规
6432则求x-y，并说明是否溢出。
265、用Booth算法计算-6×3的4位数值位补码乘法运算，要求写出其运算过程。 计算：
1. 若主存1MB，Cache为16KB，按256B分块，请计算：
（1）块内地址是几位？Cache包含多少块？主存包含多少块？
（2）若Cache－主存层次采用直接映射方式，写出映射关系式，并说明主存的第300
块将映射到Cache的哪一个块中。
2. 一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每个字
块为32字节，按字节编址。试问： （1）主存和Cache地址为几位？ （2）画出主存的地址格式。
（3）主存第128个字节所在主存块应装入到Cache的哪一组？
3. CPU执行一段程序时，Cache完成存取的次数为6000次，主存完成存取的次数为300
次。已知Cache存取周期tc为30ns，主存的存取周期tm为170ns。在当Cache不命中时才启动主存的状态下，分别求： （1）Cache的命中率h。（保留4位小数） （2）平均访问时间ta。
（3）Cache－主存系统的访问效率e。（保留4位小数）
4. 某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周
期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：
（1）Cache的命中率是多少？
（2）CPU访问内存的平均访问时间是多少？ （3）Cache-主存系统的效率是多少？
5. 设若主存2MB，Cache为2KB，按128B分块。问：
（1）若Cache存取周期为30ns，主存存取周期为300ns，平均命中率为97%，求平均访
问时间。 （2）若Cache-主存层次采用全相联映射，则主存和Cache各分多少块？ 块内地址是多
少位？
（3）画出主存的地址格式。
6. 设机器数字长为 8 位（含１位符号位），写出A = -26的补码，并给出补码左移一位、
右移一位后的表示形式及对应的真值。
7. 设浮点数的格式如下（阶码和尾数均为补码表示，基数为2）：
Es E1~E3 Ms M1~M9 即：4位阶码（包括1位阶符）和10位尾数（包括1位数符）。 计算：（1）将-35/64转换为此种格式的浮点数。 （2）将15/128转换为此种格式的浮点数。
8. 将+
2051(+)写成二进制定点数、浮点数及在定点机和浮点机中的机器数形式。其128128中数值部分均取10位，数符取1位，浮点数阶码取5位（含1位阶符）。 9. 设机器数字长为8位（含1位符号位），已知x =
1719，y = -，求x - y。 1283210. 已知x=0.01011，y=0.10011，求：[x]补，[-x]补，[y]补，[-y]补，用一般形式和变形补码
计算x+y、x-y，同时指出结果是否溢出。
11. 已知X=+0.11011，Y=-0.10101，求[X]补，[Y]补，[-Y]补，X+Y，并判断结果是否溢出？ 12. 原码一位乘求x*y。（x = －0.1110，y = 0.1101） 13. 用Booth乘法（补码一位乘）求（-6）×8。（设在机器中，数据表示为一位符号位和
四位数值位，部分积用双符号位表示。要求写出每一步运算过程及运算结果） 14. 设 x = 0.0101，y = -0.1011，用原码/补码加减交替除法求x÷y。（要求写出每一步
运算过程及运算结果）
15. x = 0.0111，y = -0.0101，用原码一位乘和补码一位乘求x*y。
分析：
1. 某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器。其中RAM为
高8KB，ROM为低2KB，选用的RAM芯片类型为4K×8位，ROM芯片类型为2K×4位，最低地址为0。请计算：
（1）该存储器中，RAM和ROM的地址范围分别是多少？
（2）每种芯片各需要多少片？并说明各自采用的扩展方式。
（3）4K×8位RAM的数据线和地址线各为多少根？2K×4位ROM的数据线和地址线各为
多少根？
2. 设CPU共有16根地址线，8根数据线，并用MREQ（低
电平有效）作为访存控制信号，R/W作读/写命令信号（高电平为读，低电平为写）。现有存储芯片：ROM（2K×8位，4K×8位，8K×8位），RAM（1K×4位，4K×8位，8K×8位）及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：
（1） 主存地址空间分配：6000H～67FFH为系统程序区，
6800H～6BFFH为用户程序区。 （2） 合理选用上述存储芯片并说明各选几片。 （3） 画出存储芯片的片选逻辑图。
3. 设有若干片512K×8位的SRAM芯片，分析并回答下列问题： （1） 采用字扩展方法构成4MB的存储器需要多少片这样的芯片？ （2） 该存储器需要多少根地址线？其中哪些用于片选信号，哪些用于片内地址？ （3） 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和
控制信号/MREQ、/WE。
4. 设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作为访存控制信号，
R/W作读/写命令信号（高电平为读，低电平为写）。现有存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位）及74138译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下： （1） 最小4K地址为系统程序区，1000H～3FFFH地址范围为用户程序区。 （2） 指出选用的存储芯片类型及数量，并给出各芯片的地址分配情况。 （3） 详细画出CPU和存储器连接逻辑图。 5. 已知地址总线A15~A0（低），双向数据总线D7~D0（低），读/写信号线R/W。用ROM芯
片（4K×4位/片）和RAM芯片（2K×8位/片）组成一个半导体存储器，按字节编址。其中ROM区地址从0000H~0FFFH，RAM区地址从1000H~27FFH。问： （1）组成该存储器需要多少块ROM芯片和多少块RAM芯片？分别用什么样的扩展方式？ （2）各芯片需要连接几根地址线？分别是哪几根？
（3）哪几根分配给片选信号线？并写出片选信号的逻辑式。 6. 设有若干2114（1K×4）SRAM芯片，分析并回答下列问题： （1） 组成容量为4K×8的存储器需要多少片2114芯片？ （2） 该存储器需要多少根地址线？并说明地址线怎么分配、片选逻辑怎么形成？ （3） CPU的地址总线A16～A0（低），双向数据总线D7～D0（低），读/写信号线R/W，
试画出该存储器的框图。
7. 某存储器容量为9KB，其中ROM区4KB，用EPROM芯片（4K×2位/片）组成；RAM区
5KB，用SRAM芯片（4K×8位/片和1K×8位/片）组成。地址总线A13~A0（低位）。问：
（1）根据存储器容量，EPROM芯片和SRAM芯片各需多少片？ （2）EPROM芯片和SRAM芯片各连入哪几根地址线？
（3）需要设置几个片选信号，各用于哪几个芯片的选择。
用8K×8位/片的存储芯片构成64KB存储器，地址线为A15（高）～A0（低）。分析： （1）需要几片这种存储芯片？ （2）64KB存储器需要几根地址线？
（3）8K×8位的芯片需要几根地址线？
（4）用于产生片选信号的地址线是哪几根？ 1. 某计算机主存8M字节，分成4K个主存块，Cache有64K字节，采用直接映象方式。
请问：
（1）Cache有多少个字块？
（2）Cache 的字块内地址为多少位？ （3）Cache 的字块地址为多少位？ （4）主存字块地址多少位？
（5）画出直接映象方式下主存地址格式。 2. 知 X =?39，Y =，设机器数字长为8位（含1位符号位），用补码运算规则求1632911，y = -，设机器数字长为8位（含1位符号位），用补码运算规
6432X+Y，并判断结果是否溢出，写出详细求解过程。 264、已知 x =
则求x-y，并说明是否溢出。
265、用Booth算法计算-6×3的4位数值位补码乘法运算，要求写出其运算过程。
3. 已知X= 0.110 111，Y= -0.101 110，用原码一位乘求X×Y，写出详细求解过程。 用8K×8位的芯片组成32K×8位的存储器，WE为系统提供的读写信号线，地址线为A15（高）～A0（低）。问：
（1）组成此存储器，需要几片8K×8位的芯片？并指出采用什么样的扩展方式？
（2）此存储器共需要几位地址线？是哪几位地址线？其中哪几位分配给芯片，哪几位分配给片选信号线？
（3）请画出该存储器逻辑图。
计算机组成原理总复习 - 图文
