基于时序驱动的FPGA查表状态机原理

基于时序驱动的FPGA查表状态机原理

冯鸥

【期刊名称】《电脑知识与技术》 【年(卷),期】2009(005)021

【摘要】State machine design of sequential logic is an important algorithm model, this paper describes a VHDL language complexity of the look-up table for the three-state machine realization of the process, and the use of MAX-PLUS II simulation software platform to verify the correcmess of properties.%状态机是时序逻辑设计中的重要的算法模型,该文通过VHDL语言描述了一个复杂度为三的查表状态机的实现过程,并利用MAX-PLUS Ⅱ软件平台的仿真特性验证了其正确性. 【总页数】2页(6038-6039)

【关键词】状态机;FPGA;VHDL;MAX-PLUS Ⅱ 【作者】冯鸥

【作者单位】湖南理工职业学院,信息工程系,湖南,湘潭,411104 【正文语种】中文 【中图分类】TP311 【相关文献】

1.时序驱动的FPGA查表状态机设计与仿真 [J], 张璐

2.基于单片机与FPGA的多重细分步进电动机驱动系统 [J], 刘梦亭; 罗鹏辉 3.基于FPGA的CRC查表法设计及优化 [J], 夏忠海; 任勇峰; 贾兴中; 郭佳欣 4.基于FPGA的TDI-CCD时序电路的设计 [J], 王岩; 郭永飞; 司国良; 李丙玉