第5章-Verilog HDL语法规范（第6讲）-5.6 - 图文

Verilog HDL表达式--操作符在表达式中使用整数和寄存器数据类型的Verilog?HDL描述的例子

integer intA;reg[15:0] regA;regsigned [15:0] regS;intA= -4'd12;

regA= intA/ 3; //表达式是-4, intA是整数数据类型，regA的

值是65532

regal = -4'd12; intA= regA/ 3; intA= -4'd12 / 3; regA= -12 / 3; regS= -12 / 3; regS= -4'sd12 / 3; Verilog HDL表达式--操作符// regA是65524

// 表达式的值为21841，regA是寄存器类型数据// 表达式的结果为1431655761，是一个32位的

寄存器数据

// 表达式结果-4，一个整数类型，regA是65532// 表达式结果-4。regS是有符号寄存器// 表达式结果1。-4'sd12为4

Verilog HDL表达式--操作符关系操作符关系操作符列表aba<=ba>=ba小于ba大于ba小于等于ba大于等于bVerilog HDL表达式--操作符关系操作符有下面特点：

?关系操作符的结果为真（1）或假（0）。?如果操作数中有一位为X或Z，那么结果为X。

?如果关系运算存在无符号数时，将表达式看作是无符号数。当操作数长度不同时，位宽较短的操作数将0扩展到宽度较大的操作数的位宽范围。

?如果关系运算都是有符号数时，将表达式看作是有符号的。当操作数长度不同时，位宽较短的操作数将符号扩展到宽度较大的操作数的宽度范围。

Verilog HDL表达式--操作符?所有关系运算符的优先级相同，但是比算术运算符的优先级要低。

?如果操作数中有实数，则将所有操作数转换为实数。然后进行关系运算。

关系操作符的Verilog HDL描述例子

a < foo –1等价于a < (foo -1) foo -(1 < a)不等价于foo -1 < a