Verilog HDL语言规范
Verilog HDL表达式
表达式是将操作数和操作符联合起来使用的一种Verilog?HDL语言结构，通过运算得到一个结果。
?表达式可以在出现数值的任何地方使用。
Verilog HDL表达式--操作符Verilog?HDL中的操作符按功能可以分为下述类型：
?算术操作符?关系操作符?相等操作符?逻辑操作符
?按位操作符?归约操作符?移位操作符?条件操作符?连接和复制操作符
Verilog HDL表达式--操作符按运算符所带操作数的个数可分为三类：?单目操作符?双目操作符?三目操作符
Verilog HDL表达式--操作符Verilog?HDL支持的操作符列表{} {{}}一元+ 一元-+ -* / **%> >= < <=!&&||并置和复制一元操作符算术运算符取模运算符关系操作符逻辑非逻辑与逻辑或
第5章-Verilog HDL语法规范（第6讲）-5.6 - 图文
VerilogHDL语言规范VerilogHDL表达式表达式是将操作数和操作符联合起来使用的一种Verilog?HDL语言结构，通过运算得到一个结果。?表达式可以在出现数值的任何地方使用。VerilogHDL表达式--操作符Verilog?HDL中的操作符按功能可以分为下述类型：?算术操作符?关系操作符?相等操作符?
推荐度：
点击下载文档文档为doc格式
