文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
【关键字】开题报告
位同步技术的fpga实现开题报告
篇一：位同步的FPGA实现,论文完整打印版 （XX届）
本科毕业设计（论文）资料 湖南工业大学教务处 XX届 （论文） 第一部分
资料毕业论文 本科毕业设计 （XX届）
本科毕业设计（论文） XX年5月 摘 要
同步是通信系统中很重要的一个过程，它可以使通信系统更稳定、更可靠、更准确，它是数字通信系统有顺序进行的技术支撑。同步分为位同步、帧同步和载波同步，我们对数字通信信号的同步除了载波同步和帧同步之外，还要进行位同步。位同步也就是保证接收端准确有效抽样判决数字基带信号序列的基础，一般位同步信号从解调后的基带信号中提取出来，同时也可以从已调频带信号当中直接提取位同步信号，一般可以进行一元中央位置采样的决定，最好是在接收元素结束时间采样的决定。位同步有插入导频法（一种外同步法）和直接法（一种自同步法），本文运用了数字锁相法提取位同步电路的方案，以大规模可编程逻辑器件FPGA为主控制器，以VHDL硬件描述语言为主要语言对其进行在线编程，在QuartusⅡ软件工具中进行仿真和调试，以达到功耗低、成本低、效率高的技术要求。 关键词：位同步；数字锁相电路；FPGA；VHDL；QuartusⅡ ABSTRACT
Synchronization is a very important process in communication system, it can make the system more stable, more reliable, more accurate, it is the digital communication system has the technical support of the order. Synchronization is divided into bit synchronization, frame synchronization and carrier synchronization, we on the digital communication signal in addition to frame and carrier synchronization and bit synchronization. Bit synchronization is the basis to ensure the correct and effective decision receiver sampling digital baseband signal sequence,general synchronization signal is extracted from the baseband demodulated signals, but also can directly extract bit synchronization signal from the frequency band signal has, in general can be a central position sampling decisions, preferably in the receiving elements in the end time sampling decision. Bit synchronization is the pilot insertion method (a kind of external synchronization method) and direct method (a self synchronizing method), this paper uses digital PLL method of bit synchronization circuit extraction, with the large-scale programmable logic
1文档收集于互联网，已整理，word版本可编辑.
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
device FPGA as the main controller, using the VHDL hardware description language is the main language of the online programming, simulation and debugging in QuartusⅡsoftware tools, to meet the requirements of low power consumption, low cost, high efficiency technology
Keywords: Bit synchronization (symbol extraction process); digital phase locked loop circuit (bit synchronization circuit); FPGA; VHDL; QuartusⅡ 篇二：FPGA位同步信号的提取开题报告 本 科 毕 业 设 计 开 题 报 告
题 目 基于FPGA的基带信号的位同步电路的研究与实现 学生姓名 学号 所在院(系) 专业班级 指导教师
XX 年3 月 18 日 1 2 3 4
篇三：《基于FPGA的直接数字合成器设计》开题报告 天津职业技术师范大学
Tianjin University of Technology and Education 毕 业 设 计 开 题 报 告 基于FPGA的直接数字合成器设计 学 院： 电子工程学院 班 级： 应电0711班 学生姓名：牟玉龙 指导教师：刘新月 职 称：讲 师 XX年11月22日 开题报告填写要求
1．开题报告作为毕业设计答辩委员会对学生答辩资格审查的依据材料之一，应在指导教师指导下，由学生在毕业设计工作前期完成，经指导教师签署意见、专家组及学院教学院长审查后生效；
2．开题报告必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴； 3．毕业设计开题报告应包括以下内容： （1）研究的目的； （2）主要研究内容；
（3）课题的准备情况及进度计划； （4）参考文献。
2文档收集于互联网，已整理，word版本可编辑.
文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.
4．开题报告的撰写应符合科技文献规范，且很多于XX字；参考文献应很多于15篇，包括中外文科技期刊、教科书、专著等。
5．开题报告正文字体采用宋体小四号，1.5倍行距。附页为A4纸型，左边距3cm，右边距2cm，上下边距为2.5cm，字体采用宋体小四号，1.5倍行距。 6．“课题性质”一栏：
理工类：A.理论研究 B.应用研究 C工程设计 D.软件开发 E.其它 经管文教类：A.理论研究 B.应用研究 C.实证研究 D.艺术创作 E.其它 “课题来源”一栏：
A.科研立项 B.社会生产实践 C.教师自拟 D.学生自选 “成果形式”一栏：
A.论文 B.设计说明书 C.实物 D.软件 E.作品 1. 研究背景
在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。采用诸如MAX038信号发生器芯片外加电阻及切换开关等器件虽然也能调节频率和幅度，但这种调节是离散的，且电路复杂，使用不方便。而采用直接数字合成芯片DDS及外加D/A转换芯片构成的可控信号源，可产生正弦波、调频波、调幅波及方波等，并且其信号的频率和幅度可由微机来精确控制，调节非常方便。
另外随着21世纪的到来，人类正在跨入信息时代。现代通信系统的发展方向是功能更强，体积更小，速度更快，功耗更低。而大规模可编程器件FPGA在集成度、功能和速度上的优势正好满足通信系统的这些要求。所以今天无论是民用的移动电话、程控交换机、集群电台、广播发射机和调制解调器,还是军用的雷达设备、图形处理仪器、遥控遥测设备、加密通信机中,都已广泛地使用大规模可编程器件。由于数字技术在处理和传输信息方面的各种优点，数字技术和数字集成电路的使用已经成为构成现代电子系统的重要标志。 电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的可靠性大大提高。因此自集成电路问世以来，集成规模便以10倍/6年的速度增长。从20世纪90年代初以来，电子系统日趋数字化、复杂化和大规模集成化。为满足个人电脑、无绳电话和高速数据传输设备的发展需求，电子厂商们越加迫切地追求电子产品的高功能、优品质、低成本、微功耗和微小封装尺寸。为达到此目标，必须采用少量的IC器件使面积尽可能小。 2. 研究目的
正弦信号发生器作为电子技术领域中最基本的电子仪器，广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。随着电子信息技术的发展，对其性能的要求也越来越高，如要求频率稳定性高、转换速度快，具有调幅、调频、调相等功能。 随着数字信号处理和集成电路技术的发展，直接数字频率合成(DDS)的应用也越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点，而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点，因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点，因此采用数字方法实现各
3文档收集于互联网，已整理，word版本可编辑.
【开题报告】位同步技术的fpga实现开题报告
