8421BCD码递减计数器电路如图2.9所示：
图2.9 8421BCD码递减计数器电路图
当选手按下抢答器按钮时，电路开始工作。电路启动后，由秒脉冲发生器电路为其提供所需脉冲，两个74LS248均相当于计时器，来一个脉冲就计数一次，相应LED显示也会跳变，周期为1秒。另外，LED1代表的信号显示灯也会发光。此处，设计要求是答题时间为60秒，但此处忽略抢答时的一秒，故从59秒开始计时。
2.5 抢答及限时鸣响电路 2.5.1 74LS04非门
输入高电平1（5v），输出低电平0（0v）。共有14个接口，7号接地，14号接工作电压14v。另外的1-2,3-4,5-6,8-9,10-11,12-13分别是六个反相器。
74LS04有六个独立的非门，A为输入端，Y为输出端，且输出的是A的非。74LS04非门反相器符号图如图2.10所示：
图2 .10 74LS04非门反相器符号
74LS04逻辑表如表2.5所示:
表2.5 74LS04逻辑表
输 入 1 0
输 出 0 1 2.5.2 74LS02与非门
74LS02与非门引脚图如图2.11所示：
图2.11 74LS02与非门引脚图
74LS02在数字电路课程中为或非门, 作用是二个输入的或运算,运算后反相输出。一块74LS02里面集成了四个或非门。74LS02是两个脚作为输入一个脚作为输出。1、4、10、13脚分别作为四个或非门的输出。以一个或非门为例来讲。其他的几个都一样。2、3脚作为输入，1脚作为输出，这三个脚构成一个或非门。其逻辑功能为：Y=A+B非，当A和B脚都输入低电平时输出Y就为高电平，其他的情况输出Y都为低电平。
74LS02逻辑表如表2.6所示:
表2.6 74LS02逻辑表
输 入 A 1 0 1 0
输 出 B 1 1 0 0 Y 0 0 0 1 抢答及即时鸣响电路图如图2.12所示：
图2.12 抢答及即时鸣响电路图
此部分电路完成鸣响功能。具体分为：一.当选手按下抢答器按钮时鸣响;二.当计时器由60变为00是鸣响，提示选手答题时间已到。
选手抢答时产生低电平，通过多次与非门最后变为高电平输入到BUZZER,时期鸣响。当计时器变为00时，产生低电平，经过1个“与非”门，和2个“非”门，也变成高电平时得BUZZER鸣响。
总 结
本次毕业设计我选的课题是《四路智力竞赛抢答器的设计》，实质是属于数字电路部分的内容。主要使用了74LS148，74LS248,74LS74等一些集成芯片，以及七段数码显示管，555定时电路，蜂鸣器，发光二极管。
最开始自己构想了方案一，但在仿真的过程中出现了不少问题。比如，计数跳变时，个位和十位跳变不同时，出现60跳变后成50的现象，后来查资料才知道这是反馈延时产生的。为了解决方案一中出现的各种问题，在查阅了大量图书资料和网络资料下，并借鉴相关设计案例，得到了方案二。
这是一个很难的数字电路设计，以前以为只学好书上知识就可以了，但在这次设计中很多并非教材上能找到的芯片。深有感触的是，想要做好数字电路的设计，必要的基础知识势必需的，但更重要的是了解各种芯片的构造及其功能和管脚的排布。并非几个简单的“或”,“与”，“非” 门能解决问题的。
通过这次设计，我对数字电路设计中的逻辑关系等有了一定的认识，对以前学的数字电路又有了一定的新认识，温习了以前学的知识，就像人们常说的温故而知新嘛，但在设计的过程中，遇到了很多的问题，有一些知识都已经不太清楚了，但是通过一些资料又重新的温习了一下数字电路部分的内容。在这次毕业设计中也使我们的同学关系更进一步了，同学之间互相帮助，有什么不懂的大家在一起商量，听听不同的看法便于我们更好的理解知识，所以在这里非常感谢帮助过我的同学。
另外，我更明白了无论做什么事都应该脚踏实地、一步一个脚印地去做。不要一味地去追求结果，应该注重在整个过程中的学习。由于能力和时间上的问题，我的论文存在着很多的不足之处，在以后的时间里我会更深入的去学习和探索。
参考文献
[1]吴建国·《数字电子技术》·华中科技大学出版社·2011 [2]郝国法·《电子技术试验》·冶金工业出版社·2007
[3]彭介华·《电子技术课程设计指导》· 高等教育出版社·2008
[4]高吉祥·《全国大学生电子设计大赛培训系列教程》·电子工业出版社· 2007 [5]夏路易·《电路原理图与电路板设计教程 Protel 99SE》·北京希望电子出版社·2002
毕业设计-四路智力竞赛抢答器的设计
