的时间为
5、（1）请用置位法, 将Ｔ4161接成五进制计数器。
3、用n 个触发器构成的计数器, 计数容量最多可为 2、n级触发器构成的环形计数器,其有效循环的状态数是(
1、相同计数器的异步计数器和同步计数器相比,一般情况下( A
注：T4161是四位二进制计数器，，Q0,Q1,Q2,Q3为输出端，D0,D1,D2,D3
为置数输入端，其中D3为高位，D0为低位。
（2）用两片 74LS161 二进制计数器构成 40 进制计数器，画出电路图。74LS161为同步16进制计数器，它的逻辑图和功能表如下。
6、分析下图所示序列发生电路，要求写出DSR的逻辑函数式，列出状态转换表，写出Z的输
4、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作
出序列码。
A. n个
。
T4161功能表
CP×↑×× A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对
↑RDB. 2个
11110LD×6 时序逻辑电路
1S1×0××S21××011清零工作状态预置数保持(包括C)011保持(C=0)计数C. 4个
。D. 6个
A
)
)
）
Cr
入数码 。
12、设计计数器时应选用（ ）。
FF2 QD QC QB QA
11、时序逻辑电路在结构上包含__________________和____________两部分。
A．基本触发器 B．边沿触发器 C．同步触发器 D．施密特触发器
7、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（
9、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路
8、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 ，右移时首先输
00 0 0×
D A B C D
加法计数×
减法计数×
1K 13、下表所示为四位二进制计数器Ｔ215
状态转换图。
的逻辑功能，并分析该电路能否自启动。
10、构成一个7进制计数器需要三个触发器。
00
10
CP LD
×
CP+
1J 1K FF0 11
0
××
CP-
↑1
××
Q0 Q0 1↑
A
B
1J 1K ×A××
×B××
C
D
Q1 1J Q2 FF1 ×C××
（ ）
的功能表,试分析下图电路所具有的功能。要求画出
CPA. 1
JJK A. n个
F3\”1\“1QQQCPB. 2
JJKF2QQQCP+CP+14、分析电路功能,并说明能否自启动。
B. 2 n个
JJAQBQQQABT215T215CP_CPCrr AABCD- CBCDC. 4
KF120、同步时序电路具有统一的时钟CP控制。（
QCQDQCQDQQQLDLD）
D. 6
21、分析下图给出的电路，说明这是多少进制的计数器。
&&15、当时序电路存在无效循环时该电路不能自启动。（ ）
18、n级触发器构成的扭环形计数器,其有效循环的状态数是(
C. 4个
)
D. 6个
19、时序逻辑电路在结构上包含__________________和_____________两部分。
16、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的_____________，还与电路的_____________有关。
17、一块7490十进制计数器中,它含有的触发器个数是( )
CP
CP1011
Q3Q2Q1000/1/0EPETEPET100111001/1
74LS193功能表如表所示。
22、用JK触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转换图如图所示。
/YQC是进位输出端且QC?QDQCQBQACP?，QD是借位输出端。且QD?QD?QC?QB?QA?CP?。
图 74LS193逻辑符号 /0D0D1D2D3D0D1D2D374LS160ⅠLD74LS161ⅠLDCPQ0Q1Q2Q3RDCPQ0Q1Q2Q3RD1/0CC010/0110/11(b)(a)011/1101EPEPETET23、请用集成计数器芯片74LS193构成模10加法计数器。74LS193逻辑符号如图图中
D0D1D2D3D0D1D2D3C&1YYC74LS160ⅡLD74LS161ⅡLDCPQ0Q1Q2Q3RDCPQ0Q1Q2Q3RD1 表 74LS193功能表 24. 、四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使
S1=1，S0=0时，电路实现 ，当RD?1，
功能。
25、数字系统与逻辑功能部件的主要区别是有没有（ ）
A.存储器
B.控制器
C.加法器 D.译码器
26、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（ ）
X/Z 1/0 A. 0101
0/1 S1 1/1
B.1011
C.0111
D.1000
S2 0/0
27、利用中规模集成计数器构成任意进制计数器的方法有( A.复位法 B.预置数法 C.级联复位法和 时序逻辑电路。
)
28、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序逻辑电路
29、触发器有 个稳态，存储8位二进制信息要 个触发器。30、在移位寄存器中采用并行输出比串行输出（ A.快 A.3
B.慢 B.4
C.一样快 C.6
D.不确定D.5
）。
31、用触发器设计一个24进制的计数器，至少需要( )个触发器。
32、某计数器的状态转换图如图所示，试问该计数器是一个 进制 法计数器，它
有 个有效状态， 个无效状态，该电路 自启动。若用JK触发器组成，至少要 个JK触发器。
33、要构成5进制计数器，至少需要 个触发器，其无效状态有 个。34、分析下图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路是否能自启动。（15分）
[VIP专享]数电本科总复习3-时序逻辑电路总复习20100527
