Verilog HDL门级和开关级描述--门和开关声明原语例化标识符
?可以为一个门或者开关例化指定一个可选的名字。
?如果声明了多个例化作为一组例化，则需要使用一个标识符来命名例化。
Verilog HDL门级和开关级描述--门和开关声明范围说明，当要求重复例化的时候，这些例化之间是不同的。通过向量索引的连接来区分它们。
?为了指定一个例化数组，例化的名字后面应该跟着范围，使用
两个常数表达式指定范围，左侧索引（lhi）和右侧索引（rhi）。?它们通过“[?]”符号中的“：”符号隔开。范围[lhi：rhi]，表示abs(lhi-rhi)+1宽度的例化数组。
注：一个例化数组的范围应该是连续的。一个例化标识符只关联一个范围，用于声明例化数组。
Verilog HDL门级和开关级描述--门和开关声明下面的声明是非法的：
nand#2?t_nand[0:3]?(?...?),?t_nand[4:7]?(?...?);
例化数组声明的Verilog?HDL描述例子
nand#2?t_nand[0:7](?...?);
nand#2?x_nand[0:3]?(?...?),?y_nand[4:7]?(?...?);
Verilog HDL门级和开关级描述--门和开关声明
终端列表描述了门或者开关如何连接模型的剩余部分。
?门和开关的类型限定了表达式。
?连接列表通过（）括起来，（）号内的终端通过“，”符号进行分割。
?输出或者双向终端总是出现在连接列表的开始，后面跟着输入。
nand#2?nand_array[1:4](?...?)?;
声明了四个例化，作为nand_array[1]、nand_array[2]、nand_array[3]和nand_array[4]标识符进行引用。
Verilog HDL门级和开关级描述--门和开关声明两个等效门例化Verilog?HDL描述的例子1moduledriver (in, out, en);input[3:0] in;output[3:0] out;inputen;
bufif0ar[3:0] (out, in, en); // 三态缓冲区数组endmodule
第5章-Verilog HDL语法规范（第8讲）-5.8 - 图文
