第5章-Verilog HDL语法规范（第8讲）-5.8 - 图文

Verilog HDL门级和开关级描述--CMOS开关cmos开关的例化，使用下面的关键字：

?cmos?rcmos

cmos开关可以看作是pmos开关和nmos开关的组合。rcmos开关可以看作是rpmos开关和rnmos开关的组合。

Verilog HDL门级和开关级描述--CMOS开关cmos开关的延迟描述应该是0个、1个、2个或者3个延迟。

?如果描述中包含三个延迟，则第一个延迟确定输出上升延迟，第二个延迟确定输出下降延迟，第三个延迟确定跳变到z的延迟，三个延迟中最小的延迟与跳变到x的延迟。跳变到H或者L的延迟和跳变到x的延迟是相同的。

Verilog HDL门级和开关级描述--CMOS开关?如果描述中包含两个延迟，则第一个延迟确定输出上升延迟，第二个延迟确定输出下降延迟，两个延迟中较小的一个延迟用于确定跳变到x和z的延迟。

?如果只有一个延迟，将应用到所有的输出跳变延迟。?如果没有指定延迟，则开关没有传播延迟。

Verilog HDL门级和开关级描述--CMOS开关如下图所示，给出了cmos的符号。cmos和rcmos有一个数据输入datain，一个数据输出，两个控制输入pcontrol和ncontrol。

Verilog HDL门级和开关级描述--CMOS开关CMOS开关例化语句的基本语法格式如下：

cmos_switch_type[instance_name] (w,datain,ncontrol,pcontrol);其中：

?cmos_switch_type为cmos开关的关键字。?instance_name为可选的例化标识符。?w为数据输出。?datain为数据输入

?ncontrol是nmos的控制输入。?pcontrol是pmos的控制输入。