Verilog HDL语言规范
Verilog HDL门级和开关级描述
这部分介绍Verilog?HDL语言提供的内置门级和开关级电路建模原语，以及一个硬件设计中如何使用这些原语。
?Verilog?HDL预定义了14个逻辑门和12个开关，用于提供门级和开关级电路建模工具。使用门级和开关级建模的优势包括：
?在真实门电路和模型之间，门提供了接近于一对一的映射。?没有连续的分配，这等效于双向的传输门。
Verilog HDL门级和开关级描述--门和开关声明对一个门或者开关的例化声明应该包含下面的规范：
?关键字，用于命名开关或者原语的类型?一个可选的驱动强度?一个可选的传输延迟
?一个可选的标识符，用于命名门或者例化开关?一个可选的例化数组的范围?终端连接列表
Verilog HDL门级和开关级描述--门和开关声明下表给出了Verilog?HDL提供的内建门和开关的列表n输入门andnandnororxnorxorn输出门bufnot三态门bufif0bufif1notif0notif1pull门MOS开关双向开关rtranrtranif0rtranif0trantranifotranif1pulldowncmospullupnmospmosrcmosrnmosrpmosVerilog HDL门级和开关级描述--门和开关声明驱动强度描述?指定了门例化输出终端逻辑值的强度。下表给出了可以使用驱动强度描述的门类型andorxornandnorxnorbufbufif0bufif1not pulldownnotif0notif1pullup
第5章-Verilog HDL语法规范（第8讲）-5.8 - 图文
VerilogHDL语言规范VerilogHDL门级和开关级描述这部分介绍Verilog?HDL语言提供的内置门级和开关级电路建模原语，以及一个硬件设计中如何使用这些原语。?Verilog?HDL预定义了14个逻辑门和12个开关，用于提供门级和开关级电路建模工具。使用门级和开关级建模的优势包括：?在真实门电路和模型之间，门提供了接近
推荐度：
点击下载文档文档为doc格式
