渗釤呛俨匀谔鱉调硯錦。
习题8.8电路输出端Ｑ1和Ｑ2的波形图
8.9 分析如图8-41所示电路的逻辑功能，设各触发器的初始状态为Ｑ＝0。写出电路的输出方程方程和画出时序图。铙誅卧泻噦圣骋贶頂廡。
图8-41 习题8.9图
n解：（1）根据逻辑图列写输出方程：CO＝Ｑ0Ｑ2n
根据逻辑图列写各个触发器的驱动方程：
nJ0＝K0＝1；J1＝Ｑ0Ｑ2n、K1＝Ｑ0n；J2＝Ｑ0nＱ1n 、K2＝Ｑ0n。
将驱动方程代入特性方程可得状态方程：
n＋1n＝Ｑ0Ｑ0n＋1＝Ｑ0n，ＱＱ1nＱ2n＋Ｑ0nＱ1n，Ｑ2n＋1＝Ｑ0nＱ1nＱ2n＋Ｑ0nＱ2n 1n（2）将Ｑ2Ｑ1nＱ0n所有初态的组合代入状态方程进行状态计算，并编制状态转换表如
表所示。 （3）：由状态转换表可直接画出时序图如图所示。从上述分析可知，其逻辑功能为同步五进制加法计数器。
习题8.9的状态转换表 习题8.9的时序图
8.10 分析如图8-42所示电路的逻辑功能，设各触发器的初始状态为Ｑ＝0。画出时序图。
图8-42 习题8.10图
n解：（1）从逻辑图列各个触发器驱动方程：D0＝Ｑ0nＱ2；D1＝Ｑ1n；D2＝Ｑ0Ｑ1。
（2）根据D触发器的翻转条件、驱动方程和真值表，可直接画出时序图如图所示，由时序图可编制状态转换表如表所示。从上述分析可知，其逻辑功能为异步五进制加法计数器。
擁締凤袜备訊顎轮烂蔷。
习题8.10的时序图 习题8.10的状态转换表
8.11 分析如图8-43所示电路的逻辑功能，设各触发器的初始状态为Ｑ＝0。写出电路的输出方程和画出时序图。贓熱俣阃歲匱阊邺镓騷。
图8-43 题8.11图
解：（1）根据逻辑图列写各个触发器的驱动方程：
nnJ0＝Ｑ2、K0＝1；J1＝K1＝1；J2＝Ｑ0Ｑ1n 、K2＝1。
将驱动方程代入特性方程可得状态方程：
n＋1n＋1n＝Ｑ1n，Ｑ2＝Ｑ0Ｑ0n＋1＝Ｑ0nＱ2n，ＱＱ1nＱ2n 1n（2）将Ｑ2Ｑ1nＱ0n所有初态的组合代入状态方程可直接画出时序图如图所示。从上述
分析可知，其逻辑功能为异步八进制加法计数器。坛摶乡囂忏蒌鍥铃氈淚。
习题8.11的时序图
8.12 试用边沿JK触发器设计一个同步五进制加法计数器。 解：习题8.9的逻辑图即为同步五进制加法计数器。 8.13 试用边沿D触发器设计一个同步十进制计数器。
解：根据D触发器的逻辑功能和同步十进制计数器的工作原理，用边沿D触发器设计的同步十进制计数器逻辑电路图如图所示。至于其工作原理读者可自行分析。蜡變黲癟報伥铉锚鈰赘。
习题8.13的逻辑电路图
8.14试分别用以下集成计数器设计十二进制计数器。 （1）利用CT74LS161的异步清零功能。
（2）利用CT74LS161和CT74LS163的同步置数功能。 （3）利用CT74LS290的异步清零功能。
解：（1）利用计数器CT74LS161的异步清零功能。假设CT74LS161的并行输入数据端均接入0000码，即D3D2D1D0＝0000，相当于十进制数的0。因为要构成十二进制计数器，所以N＝12，若反馈数码的十进制数用M表示，则M＝N＋0＝12，即反馈数码为1100。所以，我们采用与非门译码且经化简后可得RD＝ＱＱ32，且同时令LD＝CTT＝CTP＝1即可。它的逻辑图如图所示。至于它的工作原理和时序图这里就不多介绍了。買鲷鴯譖昙膚遙闫撷凄。
习题8.14(1)的逻辑图
（2）假设CT74LS161的并行输入数据端均接入0001码，即D3D2D1D0＝0001，相当于十进制数的1。因为要构成十二进制计数器，所以N＝12，若反馈数码的十进制数用M表示，则M＝N＋1－1＝12，即反馈数码为1100。所以，我们采用与非门译码且经化简后可得
LD＝ＱＱ至于它的工作原理32，且同时令RD＝CTT＝CTP＝1即可。它的逻辑图如图所示。
和时序图这里就不多介绍了。綾镝鯛駕櫬鹕踪韦辚糴。
习题8.14(2)的逻辑图
（3）因为N＝12，且CT74LS290采用异步置零，所以相应的反馈清零码应为1100。根据CT74LS290型二–五–十进制计数器的逻辑功能可知，我们只要把它的Ｑ3、Ｑ2端分别接在R0（1）和R0（2）上，且S9（1）和S9（2）同时接地，Ｑ0端接在CP1上，计数脉冲从CP0输入即可。它的逻辑图如图所示。至于它的工作原理和时序图这里就不多介绍了。驅踬髏彦浃绥譎饴憂锦。
习题8.14(3)的逻辑图
8.15试分别用以下集成计数器设计二十四进制计数器。 （1）利用CT74LS161的异步清零功能。 （2）利用CT74LS163的同步清零功能。
（3）利用CT74LS161和CT74LS163的同步置数功能。
（4）利用CT74LS290的异步清零功能。
解：（1）因为M＝24，所以24 ?Q2?Q1?Q0?＝0001，低位片（Ⅰ）的Q3Q2Q1Q0＝制数为00011000，所以，可令高位片（Ⅱ）的Q3?Q2?Q1?Q0?Q3Q2Q1Q01000。在输入第24个计数脉冲CP时，计数器计到24时，计数器的状态为Q3?Q3，这时，与非门输出低电平0，使两片CT74LS163＝00011000，其反馈清零函数为RD?Q0同时被清零，从而实现二十四进制计数。逻辑电路如图所示。猫虿驢绘燈鮒诛髅貺庑。 习题8.15(1)的逻辑图 （2）因为M＝24，所以24 ?Q2?Q1?Q0?＝0001，24－1＝23，而23对应的二进制数为00010111，所以，可令高位片（Ⅱ）的Q3?Q2?Q1?Q0?Q3Q2Q1Q0＝低位片（Ⅰ）的Q3Q2Q1Q0＝0111。当计数器计到23时，计数器的状态为Q3?Q2Q1Q0，这时，与非门输出低电平0，在输入第24个00010111，其反馈清零函数为RD?Q0计数脉冲CP时，使两片CT74LS163同时被清零，从而实现二十四进制计数。电路如图所示。锹籁饗迳琐筆襖鸥娅薔。 习题8.15(2)的逻辑图
电子技术习题解答触发器和时序逻辑电路及其实际应用习题解答
