半导体封装测试
半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。半导体封装测试是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。
目录 过程 形式
高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 过程 形式
高级封装实现封装面积最小化 表面贴片封装降低PCB设计难度 插入式封装主要针对中小规模集成电路 相关链接 展开 过程
1 / 10
封装过程为:来自晶圆前道工艺的晶圆通过划片工艺后,被切割为小的晶片(Die,然后将切割好的晶片用胶水贴装到相应的基板(引线框架架的小岛上,再利用超细的金属(金、锡、铜、铝导线或者导电性树脂将晶片的接合焊盘(Bond Pad连接到基板的相应引脚(Lead,并构成所要求的电路;然后再对独立的晶片用塑料外壳加以封装保护,塑封之后,还要进行一系列操作,如后固化(Post Mold Cure、切筋和成型
(Trim&Form、电镀(Plating以及打印等工艺。封装完成后进行成品测试,通常经过入检(Incoming、测试(Test和包装(Packing等工序,最后入库出货。典型的封装工艺流程为:划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。
编辑本段 形式
半导体器件有许多封装形式,按封装的外形、尺寸、结构分类可分为引脚插入型、表面贴装型和高级封装三类。从DIP、SOP、QFP、PGA、BGA 到CSP再到SIP,技术指标一代比一代先进。总体说来,半导体封装经历了三次重大革新:第一次是在上世纪80年代从引脚插入式封装到表面贴片封装,它极大地提高了印刷电路板上的组装密度;第二次是在上世纪90年代球型矩阵封装的出现,满足了市场对高引脚的需求,改善了半导体器件的性能;芯片级封装、系统封装等是现在第三次革新的产物,其目的就是将封装面积减到最小。
编辑本段
高级封装实现封装面积最小化 芯片级封装CSP
几年之前封装本体面积与芯片面积之比通常都是几倍到几十倍,但近几年来有些公司在BGA、TSOP的基础上加以改进而使得封装本体面积与芯片面积之比逐步减小到接近1的水平,所以就在原来的封装名称下冠以芯片级封装以用来区别以
2 / 10
前的封装。就目前来看,人们对芯片级封装还没有一个统一的定义,有的公司将封装本体面积与芯片面积之比小于2的定为CSP,而有的公司将封装本体面积与芯片面积之比小于1.4或1.2的定为CSP。目前开发应用最为广泛的是FBGA和QFN等,主要用于内存和逻辑器件。就目前来看,CSP的引脚数还不可能太多,从几十到一百多。这种高密度、小巧、扁薄的封装非常适用于设计小巧的掌上型消费类电子装置。
CSP封装具有以下特点:解决了IC裸芯片不能进行交流参数测试和老化筛选的问题;封装面积缩小到BGA的1/4至1/10;延迟时间缩到极短; CSP封装的内存颗粒不仅可以通过PCB板散热,还可以从背面散热,且散热效率良好。就封装形式而言,它属于已有封装形式的派生品,因此可直接按照现有封装形式分为四类:框架封装形式、硬质基板封装形式、软质基板封装形式和芯片级封装。
多芯片模块MCM
20世纪80年代初发源于美国,为解决单一芯片封装集成度低和功能不够完善的问题,把多个高集成度、高性能、高可靠性的芯片,在高密度多层互联基板上组成多种多样的电子模块系统,从而出现多芯片模块系统。它是把多块裸露的IC芯片安装在一块多层高密度互连衬底上,并组装在同一个封装中。它和CSP封装一样属于已有封装形式的派生品。
多芯片模块具有以下特点:封装密度更高,电性能更好,与等效的单芯片封装相比体积更小。如果采用传统的单个芯片封装的形式分别焊接在印刷电路板上,则芯片之间布线引起的信号传输延迟就显得非常严重,尤
其是在高频电路中,而此封装最大的优点就是缩短芯片之间的布线长度,从而达到缩短延迟时间、易于实现模块高速化的目的。
WLCSP
此封装不同于传统的先切割晶圆,再组装测试的做法,而是先在整片晶圆上进行封装和测试,然后再切割。它有着更明显的优势:首先是工艺大大优化,晶圆直接进入
3 / 10
封装工序,而传统工艺在封装之前还要对晶圆进行切割、分类;所有集成电路一次封装,刻印工作直接在晶圆上进行,设备测试一次完成,有别于传统组装工艺;生产周期和成本大幅下降,芯片所需引脚数减少,提高了集成度;引脚产生的电磁干扰几乎被消除,采用此封装的内存可以支持到800MHz的频率,最大容量可达1GB,所以它号称是未来封装的主流。它的不足之处是芯片得不到足够的保护。
编辑本段
表面贴片封装降低PCB设计难度
表面贴片封装是从引脚直插式封装发展而来的,主要优点是降低了PCB 电路板设计的难度,同时它也大大降低了其本身的尺寸大小。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。表面贴片封装根据引脚所处的位置可分为:Single-ended(引脚在一面、Dual(引脚在两边、Quad(引脚在四边、Bottom(引脚在下面、BGA(引脚排成矩阵结构及其他。
Single-ended
此封装形式的特点是引脚全部在一边,而且引脚的数量通常比较少。它又可分为:导热型,像常用的功率三极管,只有三个引脚排成一排,其上面有一个大的散热片;COF是将芯片直接粘贴在柔性线路板上(现有的用Flip-Chip技术,再经过塑料包封而成,它的特点是轻而且很薄,所以当前被广泛用在液晶显示器(LCD上,以满足LCD分辨率增加的需要。其缺点一是Film的价格很贵,二是贴片机的价格也很贵。
Dual
此封装形式的特点是引脚全部在两边,而且引脚的数量不算多。它的封装形式比较多,又可细分为SOT、SOP、SOJ、SSOP、HSOP及其他。
SOT系列主要有SOT-23、SOT-223、SOT25、SOT-26、SOT323、SOT-89等。当电子产品尺寸不断缩小时,其内部使用的半导体器件也必须变小,更小的半导
4 / 10
体器件使得电子产品能够更小、更轻、更便携,相同尺寸包含的功能更多。SOT封装既大大降低了高度,又显著减小了PCB占用空间。
小尺寸贴片封装SOP
飞利浦公司在上世纪70年代就开发出小尺寸贴片封装SOP,以后逐渐派生出SOJ(J型引脚小外形封装、TSOP(薄小外形封装、VSOP(甚小外形封装、SSOP(缩小型SOP、TSSOP(薄的缩小型SOP及SOT(小外形晶体管、SOIC(小外形集成电路等。SOP引脚数在几十个之内。
薄型小尺寸封装TSOP
它与SOP的最大区别在于其厚度很薄,只有1mm,是SOJ的1/3;由于外观轻薄且小,适合高频使用。它以较强的可操作性和较高的可靠性征服了业界,大部分的SDRAM内存芯片都是采用此TSOP封装方式。TSOP内存封装的外形呈长方形,且封装芯片的周围都有I/O引脚。在TSOP封装方式中,内存颗粒是通过芯片引脚焊在PCB板上的,焊点和PCB板的接触面积较小,使得芯片向PCB板传热相对困难。而且TSOP封装方式的内存在超过150MHz 后,会有很大的信号干扰和电磁干扰。
J形引脚小尺寸封装SOJ
引脚从封装主体两侧引出向下呈J字形,直接粘着在印刷电路板的表面,通常为塑料制品,多数用于DRAM和SRAM等内存LSI电路,但绝大部分是DRAM。用SOJ封装的DRAM器件很多都装配在SIMM上。引脚中心距
1.27mm,引脚数从20至40不等。 四边引脚扁平封装QFP
QFP是由SOP发展而来,其外形呈扁平状,引脚从四个侧面引出,呈海鸥翼(L型,鸟翼形引脚端子的一端由封装本体引出,而另一端沿四边布置在同一平面上。它在印刷电路板(PWB上不是靠引脚插入PWB的通孔中,所以不必在主板上打孔,而是采用SMT方式即通过焊料等贴附在PWB上,一般在主板表面上有设计好的相应管脚
5 / 10
半导体封装测试-(精)
