好文档 - 专业文书写作范文服务资料分享网站

多功能数字钟的课程设计报告

天下 分享 时间: 加入收藏 我要投稿 点赞

五、总体设计电路图

仿真是EDA技术的重要组成部分,也是对设计的电路进行功能和性能测试的有效手段。EDA工具提供了强大且与电路实时行为相吻合的精确硬件系统测试工具。在建立了波形文件、输入信号节点、波形参数、加输入信号激励电平并存盘之后,选择主菜单“MAX+plusII”中的仿真器项“Simulator”,弹出对话框之后单击“Start”进行仿真运算,完成之后就可以看到时序波形。图为总电路的时序图。

总体框图的时序仿真图如下

总体(顶层)电路原理图如下

第 10 页 共 12 页

接线:

·输入接口:

1、代表清零,调时,调分信号RESET、SETHOUR、SETMIN的管脚分别连接按键开关。 2、代表记数时钟信号CLK、CLK1和扫描时钟信号CLK2的管脚分别同1Hz时钟源和32Hz(或更高)时钟源相连。 ·输出接口:

1、代表扫描显示的驱动信号管脚SEL2,SEL1,SEL0的管脚同四位扫描驱动地址的低3位相连,最高位地址接“0”(也可以悬空);

代表7段字码驱动信号A,B,C,D,E,F,G的管脚分别同扫描数码管的段输入a,b,c,d,e,f,g相连。

2、代表扬声器驱动信号的管脚SPEAK同扬声器驱动接口SPEAKER相连。

3、代表花样LED灯显示的信号管脚LAMP0,LAMP1,LAMP2同3个LED灯相连。

六、设计心得体会

作为电子信息工程的一名学生,理论课上学到的知识,理论性太强,根本理解不透彻,学以致用,在实践中去检验学到的知识,是对所学知识的最好的反馈。动起手来才知道不足之处。

通过本次试验,掌握了设计多进制的计数器,掌握了多种语句(if、Case、when)的使用,尤其是使用VHDL语言设计底层文件,用原理图方法通过底层原件连接顶层原件的层次化设计。通过波形仿真,通过对波形的分析,对软件的固有延时有了更深的认识。

借鉴前辈的经验,更好的弥补自己知识的漏洞。在实验中遇到了很多课本上见不到的问题,感谢老师耐心的讲解,使得自己程序能够按照自己的设计思想运行。

借用一句:“实践是检验真理的唯一标准”;而我们的实验就是对知识最好的诠释。

第 11 页 共 12 页

多功能数字钟的课程设计报告

五、总体设计电路图仿真是EDA技术的重要组成部分,也是对设计的电路进行功能和性能测试的有效手段。EDA工具提供了强大且与电路实时行为相吻合的精确硬件系统测试工具。在建立了波形文件、输入信号节点、波形参数、加输入信号激励电平并存盘之后,选择主菜单“MAX+plusII”中的仿真器项“Simulator”,弹出对话框之后单击“Start”进行仿真运算,完成之
推荐度:
点击下载文档文档为doc格式
33pnk0x6tj6msol1o4w75dq8n1si8z00ubk
领取福利

微信扫码领取福利

微信扫码分享