65、简述 latch 和 filp-flop 的异同 本题即问锁存器与触发器的异同。
触发器：能够存储一位二值信号的基本单元电路统称为“触发器”。 锁存器：一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个触发器的时钟输入端CP 连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”
66、LATCH 和 DFF 的概念和区别
本题即问 D 锁存器与 D 触发器的概念与区别。
D 触发器是指由时钟边沿触 发的存储器单元，锁存器指一个由信号而不是时钟控制的电平敏感的设备
锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号 通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。
67、latch 与 register 的区别，为什么现在多用 register。行为级描述中 latch 如何产生的 latch 是电平触发，register 是边沿触发，register 在同一时钟边沿触发下 动作，符合同步电路的设计思想，而latch 则属于异步电路设计，往往会导致时 序分析困难，不适当的应用 latch 则会大量浪费芯片资源。
68、How many flip-flop circuits are needed to divide by 16 (Intel)
69、用 filp-flop 和 logic-gate 设计一个 1 位加法器，输入 carryin 和 current-stage， 输出 carryout 和 next-stage.
考设计具有输入输出缓冲功能的加法器，这样理解的话，题目做起来很简单，只要将输入和输出各加一个触发器 作为数据锁存器即可，也就是需要 4 个触发器。加法功能完全由门电路实现。
70、实现 N 位 Johnson Counter，N=5 首先给大家解释下 Johnson Counter，Johnson Counter 即约翰逊计数器，又称扭环形计数器，是移位寄存器型计数器的一种。
由于环形计数器的电路状态利用率较低，为了在不改变移位寄存器内部结构的条件下提高环形计数器的电路状态利用率，只能从改变反馈逻辑电路上想办法。
事实上任何一种移位寄存器型计数器的结构都可表示为如下图所示的一般形式。其中反馈逻辑电路的函数表达式可写成：
71、Cache 的主要作用是什么，它与 Buffer 有何区别，DSP Cache 即是高速缓冲存储器，Cache 是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现， 或者集成到 CPU 芯片内部，存储 CPU 最经常访问的指令或者操作数据 Buffer 与 Cache 操作的对象不一样。Buffer(缓冲)是为了提高内存和硬盘(或 其他 I/0 设备)之间的数据交换的速度而设计的。Cache(缓存)是为了提高 cpu 和内 存之间的数据交换速度而设计，也就是平常见到的一级缓存、二级缓存、三级缓 存等。
嵌入式 DSP 处理器(Embedded Digital Signal Processor, EDSP)对系统结构和 指令进行了特殊设计，使其适合于执行 DSP 算法，编译效率较高，指令执行速 度也较高。在数字滤波、FFT、谱分析等方面 DSP 算法正在大量进入嵌入式领域， DSP 应用正从在通用单片机中以普通指令实现 DSP 功能，过渡到采用嵌入式 DSP 处理器。嵌入式 DSP 处理器有两个发展来源，一是 DSP 处理器经过单片化、EMC 改造、增加片上外设成为嵌入式 DSP 处理器，TI 的 TMS320C2000 /C5000 等属 于此范畴；二是在通用单片机或 SOC 中增加 DSP 协处理器，例如 Intel 的 MCS-296 和 Infineon(Siemens)的 TriCore。 72、DSP 和通用处理器在结构上有什么不同 与通用处理器相比，DSP 属于专用处理器，它是为了实现实时数字信号处理 而专门设计的。在结构上，DSP 一般采用哈佛结构，即数据缓存和指令缓存相分开。DSP 有专门的乘加指令，一次乘加只需一个指令周期即可完成、而通用处理 器中的乘法一般使用加法实现的，一次乘法需要消耗较多的指令周期。
73、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器，15 进制的呢
这里选择用十六进制计数器 74LS161 实现，原理很简单：用 74LS161 实现N(N<16)进制计数器，只需当计数器从 0000 增加到 N-1 时让 74LS161 清零即可。 对于 7 进制，当增加到 6(0110)时将计数器清零即可。下面简单介绍下 74LS161，下图为 74LS161 的原理图：
管脚说明： A、B、C、D：数据输入端 QA、QB、QC、QD：数据输出端 RCO：进位输出端 CLRN：异步清零端，低电平有效 LDN：同步并行置入控制端，低电平有效 ENT、ENP：计数控制端，高电平有效。
下图为用 74LS161 设计的可预置初值的 7 进制循环计数器，D3 D2 D1D0 为预置数输入端。
如果想设计 15 进制，只要在 QD QC QB QA=1110 时将 CLRN 置低即可。 74、BLOCKING 和 NONBLOCKING 赋值的区别
非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中；
阻塞赋值：完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述。 75、PCI 总线的含义是什么，PCI 总线的主要特点是什么 PCI 的英文全称为 Peripheral Component Interconnect。即外部设备互联总线， 是于 1993 年推出的 PC 局部总线标准。PCI 总线可以分为 32 位总线和 64 位总线 两种，一般 PC 机使用 32 位 PCI 总线，服务器和高级工作站都带有 64 位 PCI 总 线。PCI 总线的主要特点是传输速度高，目前可实现 66M 的工作频率，在 64 位 总线宽度下可达到突发（Burst）传输速率 264MB/s，是通常 ISA 总线的 300 倍， 可以满足大吞吐量的外设的需求。 76、Please draw schematic of a common SRAM cell with 6 transistors，point out which nodes can store data and which node is word line control
77、有一个 LDO 芯片将用于对手机供电，需要你对它进行评估，你将如何设计你的测试项目
LDO 为低压差线性稳压器，这里将其用于对手机供电。需要评估的指标主要 有两个：LDO 的供电电流和供电电压、LDO 的输出电压噪声抑制比。由于手机 是电池供电，因此测试该 LDO 芯片是最好选用锂电池给芯片供电。
供电电流与供电电压的测试：选择一台具有存储功能的示波器，在对应测试 点测试芯片的输出电压和输出电流(可能需要用数字万用表测)，观察结果看起输 出电压与输出电流是否满足手机的正常工作要求。
输出电压噪声抑制比：这个也许需要更精确的仪器去测了，我不是很懂，希 望大家指教。 芯片性能的测试需要长时间测试，而且需要在不同环境下测试，如改变温度、 湿度，或者在移动条件下测试。此外，还要测试输入电压发生变化时输出电压和 输出电流的变化。 78、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路
79、用运算放大器组成一个10倍的放大器
80、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间
81、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗
常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接CMOS需要在输出端口加一上拉电阻接到5V或者12V。 82、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。
83、用卡诺图写出逻辑表达式。
84、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和
85、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。 86、画出CMOS的图，画出tow-to-one mux gate。 87、用一个二选一mux和一个inv实现异或
硬件工程师面试题集(含答案,很全)
