verilog_hdl_fpga抢答器

FPGA期末结业论文

基于FPGA&VerilogHDL的四路抢答器

院系： 物理与电子学院

专业： 电子信息科学与技术

任课教师：

学号：

姓名： 年12月

第 1 页

2013

目录

（0）摘要..................................................................2 （1）引言.................................................................3 1.1关于课程设计......................................................3 1.1.1课程设计目的..................................................3 1.1.2课程设计内容..................................................3 1.2开发工具简介......................................................4 1.2.1 EDA技术......................................................4 1.2.2 硬件描述语言-Verilog HDL.....................................4 1.2.3 Verilog HDL设计流程..........................................5 1.2.4 FPGA基本特点.................................................5 1.2.5 FPGA工作原理.................................................5 （2）概述.................................................................5 2.1 设计过程..........................................................5 2.1.1系统设计要求..................................................5 2.1.2系统设计方案..................................................6 （3）系统设计.............................................................6 3.1系统组图..........................................................6 3.2系统主源程序......................................................8 （4）仿真综合............................................................10 （5）结论................................................................13 （6）参考文献............................................................13 （7）附录................................................................13

第 2 页

河南大学物理与电子学院

0摘 要

抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成。

本设计是以四路抢答为基本概念。从实际应用出发,利用电子设计自动化( EDA)技术,用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成：鉴别锁存电路、FPGA主芯片EP1C3T144C8电路、计分电路以及扫描显示模块的电路，并利用Quartus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。

关键词： 抢答器 Quartus II Verilog HDL EP1C3T144C8

第 3 页