基于SoC芯片的自启动新方案
随着消费类电子产品包括 PDA，MP3、智能手机等手持设备的市场需求逐步扩大，产品间的竞争也愈发激烈，降低产品的设计成本，提升产品的市场竞争力成为嵌入式系统开发者所面临的重大挑战。NAND FLASH 和 NORFLASH 作为两种主要的非易失性存储器，被应用于各种嵌入式系统。其中 NAND FLASH 主要优点在于存储密度高、容量大，有更占优势的存储性价比。但是 NANDFLASH 由于其独特的页式读写方式，并不适合程序的直接执行。因此，从 NAND FLASH 启动需要片上存储器作为代码执行的中转区。本文所讨论的一种系统启动方式，是在缺少片上存储器支持的情况下，实现系统直接从 NAND FLASH 启动。论文中充分考虑了如何实现软、硬件之间的协同工作，以完成 SOC 系统的设计。
2、NAND FLASH 控制器的结构
本文所讨论的 NAND FLASH 控制器是针对一款基于 ARM7TDMI 的 SoC 芯片，该控制器在芯片中的位置如图 1 所示，作为 AMBA 总线上的一个从设备集成于 AHB 上。主要模块包括总线接口模块、FIFO 缓冲模块、ECC 编码模块以及逻辑控制模块。
总线接口模块主要的功能是转换 AMBA 总线上的控制和数据信号：将总线上的数据送入 FIFO 或将数据从 FIFO 读出到总线上，将总线上的控制信号转换时序后送到控制模块。
NAND 控制器包含一个宽度为 32 b，深度为 4 的缓冲 FIFO，用于解决高速总线与低速设备之间数据传输速度的匹配问题。为提高总线的传输效率，以及控制器设计的便利性，NAND FLASH 在总线上的数据传输采用 DMA 的方式来完成。譬如在读取 FLASH 一页数据时，
数据持续写入控制器 FIFO，FIFO 满时发出 DMA 传输的请求，同时暂停 FLASH 的数据读取，控制信号 nRE 拉高，直至 DMA 响应请求即 FIFO 不满时，FLASH 的数据传输重新开始。当选择应用的 FLASH 位宽为 8，页大小为（512+16）B 时，控制器需要发出（32+1）次 4 拍字宽度的 DMA 传输请求来完成数据和校验信息的读取。
控制模块的上作主要是将总线接口转换的控制信号，按照 NAND FLASH 的接口协议．将片选、地址、命令、读写使能按照所配置的时序要求，发送到 NAND FLASH 中，并且控制数据的传输个数，以及 DMA 请求、数据传输完成中断、数据错误中断等系统信号。
NAND FLASH 可靠性相对较差，存储器芯片中有坏块的存在，会导致存储数据出错。ECC 校验模块针对 NAND FLASH 的可靠性问题，提供了一种查错、纠错的机制。ECC 校验码在数据读人时，由硬件计算完成后写入到 FLASH 的校验位中，当此页数据读出时，校验码再次生成与存储器校验位中的数据进行比较，若相同则没有损坏位，若不同，则给出出错中断，软件通过检查比较结果，判断出错位的位置进行纠错处理。纠错功能仅针对单 bit 位的出错，当一个以上位同时在一页中出现时，ECC 校验不能给出出错位正确的位置。
3、NAND FLASH 工作的软件流程
按照上节对控制器结构以及传输机理的分析，NANDFLASH 的使用需要在 FLASH 控制器模块以及 DMA 控制器模块的协同下完成，工作的软件流程如图 2 所示。
软件驱动的主要工作是配置 DMA 模块以及 FLASH 控制模块，
基于SoC芯片的自启动新方案
