实验一 Xilinx_ISE 软件使用与计数器相关实验
一、 实验目的
1.1
1.2 1.3 1.4
了解并掌握采用可编程逻辑器件实现数字电路与系统的方法； 学习并掌握采用Xilinx_ISE 软件开发可编程器件的过程 学习使用verilog HDL描述数字逻辑电路与系统的方法；
掌握分层次、分模块的电路设计方法，熟悉使用可编程器件实现数字系统的一般步骤。
二、 实验条件
PC机
Xilinx ISE13.1 软件 USB下载线
Digilent Adept软件（2.0或更新版） Xilinx大学计划开发板Basys2
三、 预习要求
阅读实验原理及参考资料，了解使用Xilinx ISE13.1 软件开发Xilinx 可编程器件，设计实现所需电子系统的流程。
四、 实验原理
4.1 可编程器件开发流程
4.2 Xilinx ISE13.1 软件概要介绍
ISE 简要介绍
Xilinx 是全球领先的可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的 IP（Intellectual Property）核，长期以来一直推动着FPGA技术的发展。 Xilinx的开发工具也在不断地升级，目前的ISE Project Navigator 13.x 集成了 FPGA 开发需要的所有功能，其主要特点有：
? 包含了 Xilinx新型 SmartCompile技术，可以将实现时间缩减 2.5 倍，能在最短的时间内提供最高的性能，提供了一个功能强大的设计收敛环境； ? 全面支持 Virtex-5 系列器件（业界首款 65nm FPGA）；
? 集成式的时序收敛环境有助于快速、轻松地识别 FPGA 设计的瓶颈；
? 可以节省一个或多个速度等级的成本，并可在逻辑设计中实现最低的总成本。
ISE Project Navigator 13.x的主要功能包括设计输入、综合、仿真、实现和下载，涵盖了 FPGA 开发的全过程，从功能上讲，其工作流程无需借助任何第三方 EDA 软件。 ? 设计输入：ISE 提供的设计输入工具包括用于 HDL 代码输入和查看报告的 ISE 文本编辑器（The ISE Text Editor），用于原理图编辑的工具 ECS（The Engineering Capture System），用于生成 IP Core 的 Core Generator，用于状态机设计的 StateCAD 以及用于约 束文件编辑的 Constraint Editor等。
? 综合：ISE 的综合工具不但包含了 Xilinx 自身提供的综合工具 XST，同时还可以内嵌 Mentor Graphics公司的 LeonardoSpectrum 和 Synplicity公司的Synplify，实现无缝链接。 ? 仿真：ISE 本身自带了一个具有图形化波形编辑功能的仿真工具 HDL Bencher，同 时又提供了使用 Model Tech 公司的 Modelsim进行仿真的接口。
? 实现：此功能包括了翻译、映射、布局布线等，还具备时序分析、管脚指定以及增 量设计等高级功能。
? 下载：下载功能包括了 BitGen，用于将布局布线后的设计文件转换为位流文件，还 包括了 ImPACT，功能是进行设备配置和通信，控制将程序烧写到 FPGA 芯片中去。 ? 使用 ISE 进行 FPGA 设计的各个过程可能涉及到的设计工具如表 4-1 所示。
4.3 使用Xilinx ISE13.1 软件开发可编程器件的流程介绍
4.3.1 新建工程
（1）开启ISE13.1软件: 开始?程序?Xilinx ISE Design Suite 13.1?ISE Design
Tools?Project Navigator,会出现ISE13.1 的画面.
（2）在 ISE13.1 软件环境下,开启一个新的工程: File ? New Project. [Project Name] : lab1_4bitsLEDs
[Project Location]: E:\\Training\\training_demo\\Verilog\\lab1_4bitsLEDs (依使用者设定的目录). [Top-Level Module Type] : HDL( 代表最上层的设计模块是以HDL方式实现的模块.
图 4.3.1：创建新的工程
（3）单击next,下一个画面就是设定硬件FPGA的参数---请对照实验板芯片系列进行选择！ [FPGA系列(Device Family)]:Spartan3E( 请看板子的FPGA FPGA的编号) [FPGA名称(Device)] : XC3S100E(请参考开发板的FPGA FPGA的编号) [FPGA包装(Package)]:CP132(请参考开发板的FPGA FPGA的编号) [FPGA速度等级(Speed)]: -4 ( FPGA 速度等级) [综合工具(Synthesis Tool)]:XST (VHDL/Verilog) [仿真器(Simulator)] : Isim(VHDL/Verilog)
图 4.3.2：FPGA参数设置
（4）点击next. 此时出现此项目所有设定的信息，若需重新设定,则可back. 若无误,则按finish
实验一 Xilinx-ISE13软件使用 - 图文
