电子元器件封装技术发展趋势
黄庆红
【摘 要】晶圆级封装、多芯片封装、系统封装和三维叠层封装是近几年来迅速发展的新型封装方式，在推动更高性能、更低功耗、更低成本和更小形状因子的产品上，先进封装技术发挥着至关重要的作用。晶圆级芯片尺寸封装（WCSP）应用范围在不断扩展，无源器件、分立器件、RF和存储器的比例不断提高。随着芯片尺寸和引脚数目的增加，板级可靠性成为一大挑战。系统封装（SIP）已经开始集成MEMS器件、逻辑电路和特定应用电路。使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。 【期刊名称】电子与封装 【年(卷),期】2010(010)006 【总页数】4
【关键词】晶圆级封装；多芯片封装；系统封装；三维叠层封装 【
文
献
来
源
】
https://www.zhangqiaokeyan.com/academic-journal-cn_electronics-
packaging_thesis/0201234860345.html
1 概述
近四十年中，封装技术发展日新月异，先后经历了四次重大技术突破。第一次在20世纪70年代中叶，产生双列直插式引脚封装（DIP）技术；第二次在20世纪80年代，以四边引线扁平封装（QFP）为代表的四边引出I/O端子为特征的表面贴装型（SMT）；第三次发生在20世纪90年代，以芯片尺寸封装（CSP）、倒装芯片互连、焊球阵列封装（BGA）为代表的封装技术；第四次发生在21世纪初，以晶圆级封装（WLP）、系统封装（SIP）、晶圆减薄、封装上
封装（POP）、晶圆级堆叠封装（ WSP）、方形扁平无引脚封装（QFN）、SON为代表的最新一代封装形式；2010年后，将是嵌入式硅器件、面对面互连（face to face）、超薄封装和穿透硅通孔（TSV）的全新封装时代。全球手机及其他移动电子产品的广泛使用推动了芯片尺寸封装、堆叠芯片封装以及多个封装在一体的PoP封装的应用。高性能处理器、芯片组及少数图像芯片应用推动了倒装芯片封装。存储器、集成无源器件（IPD）、模拟器件和功率器件推动了晶圆级封装的发展。
2 晶圆级封装（WLP）
晶圆级封装是在晶圆上进行大多数封装工艺步骤。它是倒装芯片封装的子集，只是引脚节距和焊料球稍大。它与封装内倒装芯片或板上倒装芯片的主要区别是WLP能够通过标准的表面贴装技术贴装到低成本基板上，而不是像倒装芯片封装使用一个插入板。WLP的优点在于尺寸小、重量轻和优良的电特性。受持续增长的移动设备和汽车应用需求的驱动，晶圆级封装将向I/O数更高和引脚节距更小的方向发展。将蓝牙、FM收音机、TV调谐器和GPS单元整合到一个单独的芯片中将大大增加I/O数量，这是I/O数量增大的主要因素。由于对高I/O数小型封装的需求增加，WLP将会逐渐地占据传统的焊球阵列封装和引线框架的市场份额。过去几年中，引脚节距从0.5mm演变成0.4mm，现在的目标是0.3mm。需要关注的WLP技术趋势包括穿透硅通孔（TSV）、扇出、嵌入式闪存eWLB封装和MEMS封装。图1所示为晶圆级封装示意图。 2.1 TSV用于增加封装密度
某些高密度应用中看到了对TSV的需求。台湾日月光（ASE）公司为晶圆级芯片尺寸封装（WLCSP）制作了一些TSV样品，可以在WLCSP中进行封装上封
装（PoP），把另外一块芯片或者WLP组装到WLP之上。将无源器件，包括电感、不平衡变压器、匹配变压器，甚至是电容或电阻集成到WLCSP中以提高设备功能。ASE公司开始在200mm晶圆上制作TSV技术，但仍在研发阶段，尚未大规模生产。 2.2 扇出
ASE从英飞凌得到扇出技术的授权。扇出是WLCSP技术的扩展，目前正处于验证阶段。ASE使用晶圆级工艺，但不是初始硅晶圆，将晶圆上测试后性能良好的芯片切割下来，重新组装到辅助晶圆上，然后按照与硅晶圆相同的方法处理辅助晶圆。这意味着发展到65nm、45nm、32nm的技术节点时，还能够缩小芯片，将部分焊料球置于塑封材料之上，部分置于硅上。它将扩展现有的WLP技术的能力，使之与倒装芯片CSP领域发生重叠。 2.3 嵌入式闪存
用户正将闪存嵌入设备。对嵌入式闪存的要求是只能进行低温工艺。当用户增加芯片的复杂度和密度时，更多的功能被封装进芯片中，且大都使用再分布的方法。与密度增加同时发生的是，一些引线键合焊盘或硅芯片上的焊盘降低到焊点下金属层（UBM）结构之下，因为那里没有了衬垫效应，而是一个高应力集中区域，因此会降低可靠性。增加密度时焊盘下的通孔会导致这个问题，研究人员正试图优化设计，不但在硅芯片级别上，而且在再分布系统结构上，来调节落到高密度器件焊垫下方的通孔。移动电话使用了卡西欧微电子（东京）的贴铜WLP技术。
2.4 嵌入式晶圆级焊球阵列（eWLB）封装
德国英飞凌公司开发了一项嵌入式晶圆级焊球阵列封装技术。此技术可以提高
电子元器件封装技术发展趋势
