精品资料
另一种减少闩锁效应的方法，是将器件制作于重掺杂衬底上的低掺杂外延层中，如图8所示．重掺杂衬底提供一个收集电流的高传导路径降低了RS．若在阱中加入重掺杂的P?埋层(或倒转阱)，又可降低R。．
图8 避免闩锁的重参杂衬底和外延层结构
实验证明此方法制造的CMOS电路有很高的抗闩锁能力，闩锁亦可通过沟槽隔离结构来加以避开。如图9所示在此技术中，利用非等向反应离子溅射刻蚀，刻蚀出一个比阱还要深的隔离沟槽．接着在沟槽的底部和侧壁上生长一热氧层．然后淀积多晶硅或二氧化硅，以将槽填满．因为N沟道与P沟道MOSFET被沟槽所隔开，所以此种方法可以消除闩锁．以上措施都是对传统CMOS工艺技术的改造，更先进的工艺技术如SOI(Silicon on Insulator)等能从根本上来消除闩锁产生，但工艺技术相对来讲要复杂一些.
图9 沟槽隔离应用于双阱CMOS结构
仅供学习与交流，如有侵权请联系网站删除 谢谢9
精品资料
4.3 电路应用级抗闩锁措施
要特别注意电源跳动，防止电感元件的反向感应电动势或电网噪声窜人CMOS电路，引起CMOS电路瞬时击穿而触发闩锁效应．因此在电源线较长的地方，要注意电源退耦，此外还要注意对电火花箝位?6?．
防止寄生晶体管的EB结正偏．输入信号不得超过电源电压，如果超过这个范围，应加限流电阻因为输入信号一旦超过电源电压。就可能使EB结正偏而使电路发生闩锁输出端不宜接大电容，一般应小于0．01,? F?7?.
电流限制．CMOS的功耗很低，所以在设计CMOS系统的电源时，系统实际需要多少电流就供给它多少电流，电源的输出电流能力不要太大．从寄生可控硅的击穿特性中可以看出，如果电源电流小于可控硅的维持电流，那么即使寄生可控硅有触发的机会，也不能维持闩锁．可通过加跟流电阻来达到抑制闩锁的目的．
5 结论
综上所述，CMOS电路具有其它电路无法比拟的低功耗的优点，是在ULSI领域最有前途的电路结构?5.6?．但传统CMOS电路的工艺技术会产生与生俱来的闩锁效应(当然必须满足闩锁形成的三个条件)，从而限制了它的应用．一般可以从版图设计、工艺过程及电路应用等方面采取各种技术措施，尽可能地避免、降低或消除闩锁的形成，从而为CMOS电路的广泛应用奠定基础．
版图设计时。要尽量降低电路密度、衬底和阱的串联电阻；伪收集极?9?的引入，可以切断形成闩锁的回路设计工艺时，可以采用适量的金掺杂、深阱、高能离子注入形成倒转阱、低阻外延技术等来降低寄生晶体管的电流增益和串联电阻；沟槽隔离基本上可以完全切断形成闩锁的回路；更先进的SOI技术可以完全消除闩锁的形成电路应用时，要尽量避免噪声的引入、附加限流电阻等措施．
参考文献:
[1]施敏．半导体器件物理与工艺(第二版)[M]．赵鹤鸣，钱敏，等译.苏州：苏州大学出版社2002.
[2]朱正涌．半导体集成电路[M]．北京：清华大学出版社，2001 [3]谢永瑞．VLSI概论[M]．北京: 清华大学出版社，2002．
[4]华伟．现代电力电子器件及其应用[M]．北京：清华大学出版社，2002． [5]姚均蒲．双极型和MOS半导体器件原理[M].上海：复旦大学出版社，1990． [6]J E Hall. J. A．SeitchJk.L. A．Arledge. P．yang．An Im—proved Circuit Model for CMOS Latehup 1985．
仅供学习与交流，如有侵权请联系网站删除 谢谢10
精品资料
[7]R．R Troutman and M．Jhargrove.Triggering Line Modlingof Substrate Resistance and CMOS Latehup，IEEE Trmas，Elm，Dev 1986．
[8]M R．Pmo， R W．Dutton，Aeetttgte Triggering Condltlon Analysis for CMOS Latch up，IEEE，Electron Iev，Letterst1985．2，100—102． [9]P E艾伦.D．R．霍尔伯格著，工正毕，叶小琳译．CMOS模拟电路设计．科学出版社．1995
仅供学习与交流，如有侵权请联系网站删除 谢谢11
最新CMOS集成电路闩锁效应形成机理和对抗措施汇总
