.
主动并行高地址模式 主动串行模式
并行模式中，在相应的时钟控制下，配置数据并行地进入FPGA器件，在内部再变成串行。为了能使LCA与其它器件分享外部存储器，占用不同的地址段，LCA在主动并行模式下提供高、低地址两种模式，使得LCA按不同的顺序产生地址信号。其中高地址模式是从高地址向低地址读数，低地址模式是从低地址向高地址读数。
串行模式中，在相应的时钟信号控制下，配置数据串行地由外部的PROM器件进入LCA的内部存储区。
当单片FPGA不足以定义数字系统完整的逻辑功能时，可以采用多个FPGA芯片，以一定的格式相互连接，分部定义，从而总合地完成整个系统的功能。这种链连的电路方式构成菊花链。在这种情况下，第一片FPGA应选择主动模式，作为其它链连的FPGA的数据源且控制从动器件。 B、周边模式：
周边模式提供一个简单的接口，通过该接口，FPGA器件可作为一个周边设备，由微处理器直接加载配置，数据以串行方式输入FPGA。当系统使用多个FPGA器件时，每个器件可选定微处理器数据总线的一个数据位，这样多个器件就可在微处理器每一个写周期同时加载，这种“宽边”加载方法提供了一个非常简单而又高效的多器件同时加载的实现途径。 C、从动模式：
处于从动模式的FPGA，在加载过程中数据及与其同步的时钟均由外部电路提供。通常，从动模式用于对菊花链上的后接器件的配置，每个从器件的数据均由链上的上一个器件提供，时钟由首器件提供。 2）FPGA的工作原理：
FPGA设计的主要目的在于实现应用系统的逻辑设计，通过相应的FPGA开发系统将逻辑关系转换成一定格式的FPGA芯片配置数据，并基于一定的配置工作模式，将数据配置于芯片内部的SRAM点阵，从而使芯片成为具有一定逻辑功能的单片系统。
FPGA的工作模式由模式配置引脚M0、M1、M2配置，系统上电后LCA自动开始进行初始化操作，通过复位FPGA，系统首先清除LCA芯片内部的SRAM存储器，作好配置准备。当LCA被初始化并正确判断其配置模式后，配置数据开始被加载。在数据配置过程中，配置数据以固定的格式传输，数据流均由一串行引导数据引导，且配置数据按帧传输。数据在LCA内部串行并转换成数据字，然后被并行地写入内部配置存储器阵列。在多个LCA器件菊花链接时，当第一个器件配置数据加载完毕，其DOUT输出将继续允许其它数据通过并加载于下一个器件。数据加载完成后，FPGA从数据配置向用户定义的逻辑功能与操作转移，系统启动并开始工作，此时，系统完成从一个时钟方式向另一个时钟方式的转变，同时完成从多数输出是三态的并行或串行配置数据的界面向由用户系统激活的I/O引脚的正常操作的转变。
. .
.
§3.2.2 FPGA的开发工具的使用：
一· FPGA开发系统
在PC机用户的XILINX FPGA开发系统之中，目前主要采用Viewlogic的XACTstep6.0.1和ALDEC的Foundation Series。XACTstep的设计流程如下：
Design Entry
Prosim Prowave 功能仿真
XACTstep
Prosim Prowave 时序仿真
Download
首先在Design Entry作原理图输入，原理图完成后可由Prosim作功能仿真并通过Prowave显示仿真波形，亦可在原理图完成后直接进入XACTstep，将原理图转换成为XILINX FPGA的网表格式，进行逻辑优化、布局、布线。布线生成LCA文件或BIT文件后即可通过专用的FPGA加载电缆将配置数据下载到芯片进行调试，亦可先通过Prosim与Prowave作布线完成后的时序仿真，调整时序后再下载配置数据文件。 二、FPGA芯片的容量与指标：
下表给出XILINX FPGA最常用的XC3000、XC4000系列的参数： Device XC3120 XC3130 XC3142 XC3164 XC3190 XC3195 Gates 1000-1500 1500-2000 2000-3000 3500-4000 5000-6000 6500-7500 CLBs 64 100 144 224 320 484 IOBs 64 80 96 120 144 176 Flip-Flops 256 360 480 688 928 1320 . .
.
表一 XC3000系列的逻辑容量 Device XC4002A XC4003A XC4003/H XC4004A XC4005A XC4005/H XC4006 XC4008 XC4010/D XC4013/D XC4020 XC4025
Gates 2000 3000 3000 4000 5000 5000 6000 8000 10000 13000 20000 25000 CLBs 64 100 100 144 196 196 256 324 400 576 784 1024 IOBs 64 80 80/160 96 112 112/192 128 144 160 192 224 256 Flip-Flops 256 360 360/300 480 616 616/392 768 936 1120 1536 2016 2560 §3.2.3 EPLD产品性能和技术参数
1、引言
可编程逻辑器件（PLD）是用户进行编程实现所需逻辑功能的数字集成电路，利用PLD内部逻辑电路可以实现任意布尔表达式或寄存器函数，相反，那些分立逻辑IC，如TTL电路，只能提供特定的功能而不能按不同电路设计要求进行修改，PLD曾被看作分立逻辑和定制或半定制器件（如ASIC）的替代品，然而，近年来它已成为更受青睐的一种选择了，由于大批量生产和采用先进的工艺技术，PLD的价格降低，PLD厂家提供的器件同许多离散器件或全定制器件相比，其集成度更高，性能更好，并且每一功能的价格更低。
2、ALTERA的PLD系列产品
ALTERA公司提供7个系列的通用PLD产品：FLEX 10K、FLEX8000、MAX9000、MAX7000、FLASHLogic、MAX5000和Classic器件，如表所示，灵活逻辑单元阵列（Flexible Logic Element Matrix，FLEX）结构，使用查找表实现逻辑功能。而多阵列矩阵（Multiple Array Matrix，MAX）结构、FLASHlogic结构和Classic结构使用可编程的“与阵列”和乘积项的固定的“或”结构实现。各种产品系列提供不同的速度和不同的性能，在特定应用中各有优点：
ALTERA器件结构
. .
.
器件系列 FLEX 10K FLEX 8000 MAX9000 MAX7000 FLASHLogic MAX5000 Classic 逻辑单元结构 查找表 查找表 积之和 积之和 积之和 积之和 积之和 连线结构 连续式 连续式 连续式 连续式 连续式 连续式 连续式 配置单元 SRAM SRAM EEPROM EEPROM RAM&FLASH EPROM EPROM
下面总结各ALTERA通用PLD系列产品的关键性能：
1、Classic系列
Classic是ALTERA公司最早的产品系列，最多集成900个可用门，引脚最多达68个，工业标准的Classic系列由一个具有公共互连逻辑的阵列构成，适用于集成度低，价格便宜的应用，该系列具有独特的“0功率”模式，维持状态的电流只有微安量级，对于低功耗应用非常理想，该系列基于EPROM工艺，编程信息不易失去，并可用紫外线擦除和多次编程。
2、MAX5000系列
MAX5000系列是ALTERA第一代MAX器件，它广泛应用于需要高级组合逻辑，其成本又较便宜的场合，这类器件的集成度为300～3800可用门，有20～100个引脚，由于该产品已经很成熟，加之ALTERA公司对其不断改进和采用更先进的工艺，使得MAX5000器件每个宏单元的价格可与大批量生产的ASIC和门阵列相近，基于EPROM的MAX5000系列也是编程信息不易失的。
3、MAX7000系列
MAX7000系列是ALTERA第二代结构的器件，它是工业界速度最快的高集成度可编程逻辑器件系列， 其集成度为600～5000门可用门，有32～256宏单元和36～164个用户I/O引脚，该系列器件的组合传播延时快达5 ns，16位计数器频率为178.9MHZ。此外，它们能提供很快的输入寄存器建立时间，多个系统时钟和可编程的速度/功率控制，I/O引脚输出电压摆率是可控制的。 从而提供一个附加的开关噪声电平控制，基于EEPROM的MAX7000系列是编程信息不易失的电可擦除的器件。
MAX7000E器件是MAX 7000系列中密度更高，性能更强的成员，MAX7000S不仅提供MAX7000E的增强性能，它还可以提供JTAG BST、ISP支持和片内时钟放大锁相环电路。
4、MAX9000系列
MAX9000 系列 把MAX 7000系列的高效的宏单元结构和FLEX器件的高性能、可预测速度的快速通道结合在一起，使它非常适用于集成多个系统级功能。基于EEPROM的MAX9000系列有6000～12000个可用门，320～560个宏单元，最多216个用户I/O引脚，这种集成度以及JTAG BST和ISP支持，使它成为即用到PLD特性又具有ISP的灵活性的门阵列设计中的理想选择。
. .
.
5、FLASHlogic系列
FLASH Logic系列的性能结构革新使它非常适合于那些要求内部RAM，在线重新配置（ICR）、ISP或JTAG BST支持的应用，FLASH Logic系列是基于SRAM的，此外内部还有不易失的FLASH单元，省却了外部数据源。它的密度从1600～3200，可用门有80～160个宏单元，有62～120个用户I/O引脚。
这些性能以及10ns的组合时延，使它非常适用于基于微处理器的系统和总线接口应用。
6、FLEX 8000系列
FLEX 8000系列适用于需要大量寄存器和I/O引脚的应用，该系列器件的集成度为2,500～16,000可用门，282～1500寄存器，78～208个用户I/O引脚，这些特性以及其高性能、可预测速度的互连结构使FLEX 8000很适合用作基于乘积项的器件，此外，基于SRAM的FLEX 8000维护状态功耗很小，可在线重新配置（ICR）的特性，使它适用于PC附加卡，电源供电设备和多功能电信卡。 FLEX 10K系列
FLEX 10K系列包括含有嵌入式阵列的PLDS及工业界最大的PLD（100,000门），由于共高集成度和用作复杂宏和存贮器的能力，使其可以满足随着单片系统设计发展而对集成度的增长要求， FLEX10K包括一个嵌入式阵列，它可以给设计者提供高效的嵌入式门阵列功能和灵活的可编程逻辑，嵌入式阵列由大量的嵌入阵列块（EAB）组成，它可以用作存贮器和复杂逻辑功能。其它结构特性如多个偏差时钟，时钟锁定、时钟放大锁相环电路和内部三态总线，可以满足系统级集成要求的性能和效率，这些特性使它可用于那些传统上使用门阵列的领域。
所有ALTERA器件使用CMOS工艺，与双极性工艺相比它的功耗小，可靠性高。
附录 现有EPLD器件性能参数 器件系列 FLEX10K FLEX8000 MAX9000 MAX7000 MAX7000S 3.3V 3. 3V或PLL 器件 5.0V I/O PIN PCI Compliance ISP ICR JTAG 嵌入 SRAM 斜率开漏极控制 输出 FLASH . .
硬件工程师手册范本
