占空比为50%的数控分频器设计及实现
徐尚中;牛玲
【期刊名称】《现代计算机（普及版）》 【年(卷),期】2011(000)006
【摘要】针对FPGA外部时钟信号过高的特点,在分析偶数分频和奇数分频的基础上,采用VHDL设计一种占空比为50%的数控分频器,并在QuartusⅡ环境下进行仿真实验。实验结果表明,设计方案是可行的,具有很强的实用价值。%Aiming at the characteristic that FPGA external clock sign is too high,designs a numerical control frequency divider by using VHDL based on the analysis of even frequency division and odd frequency division.And simulates in Quartus II.The experimental res 【总页数】3页(74-76)
【关键词】数控分频;VHDL;FPGA;仿真 【作者】徐尚中;牛玲
【作者单位】河南周口师范学院计算机科学系,周口466001;河南周口师范学院计算机科学系,周口466001 【正文语种】中文 【中图分类】TN912.26 【相关文献】
1.基于FPGA的小数分频器的设计与实现 [J], 张建妮
2.基于FPGA的通用数控分频器的设计与实现 [J], 张建妮; 陆晓燕 3.基于FPGA 的占空比为50%的奇数分频电路的实现 [J], 何晓鸿
4.用VHDL实现基于新型扭环形计数器的16倍分频器 [J], 孙平; 葛良全; 张叶 5.基于FPGA的多路抢答器设计与实现 [J], 杨俊秀; 赵文来; 鲍佳
以上内容为文献基本信息，获取文献全文请下载
占空比为50%的数控分频器设计及实现
