1.设计任务与要求
1.1产生1HZ的脉冲；
1.2 能显示时，分，秒，24小时进制；
1.3可手动校正：能分别进行分、时的校正。只要将开关置于手动位置。可
分别对分、时进行连续脉冲输入调整；
1.4整点报时。
2.系统原理框图
由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。 数字钟的结构框图如图1所示
时显示器 分显示器 秒显示器 定时控制
校时电路 主体部分 振荡器 分频器 扩展 部分 时译码器 分译码器 秒译码器 仿电台报时计数器 分计数器 秒计数器 整点报时
图1数字钟的结构框图
3.设计方案与论证
3.1时间脉冲产生电路
方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。 555与RC振荡电路如图2所示
图 1 555与RC组成的多谐振荡器图
方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路如图3所示
图 2 石英晶体振荡器图
方案三：由集成逻辑门与RC组成的时钟源振荡器
门电路组成的振荡电路如图4所示
图 3 门电路组成的多谐振荡器图
用555组成的脉冲产生电路: R1=47kΩ，R2=47kΩ，C=10μF ，则555所产生的脉冲的为:f=1/[(R1+2*R2)CLn2=1Hz,而设计要求为1Hz,在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案一，555与RC组成的振荡电路较简单，易调节，成本较低
3.2校时电路
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。
对校时电路的要求是 :
3.2.1在小时校正时不影响分和秒的正常计数 。
3.2.2在分校正时不影响秒和小时的正常计数 。
方案一：当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图5中C1、 C2用于消除抖动。
至时个位计数器 至分个位计数器
C2 S2 3.3K?
+5V 3.3K? ?F C1=C2=0.01C1 S1
校时脉冲 分十位进位脉冲 秒十位进位脉冲
图5方案一校时电路
方案二：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图6所示为所设计的校时电路。
图 6 方案二校正电路图
方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。电路图如图7所示:
多功能数字钟—数电课程设计报告
